一种基于FPGA检测多阅读器邻道干扰的实现方式制造技术

本发明专利技术提供了一种基于FPGA检测多阅读器邻道干扰的实现方式，包括如下内容：用阅读器的FPGA实现FFT算法和模值算法，阅读器在每轮识别开始，标签会有一段上电时间Ton，在此时间内完成LBT的侦听内容功能，及在Ton时间内通过FFT算法分析数帧数据，每帧数据1024点；然后利用模值算法分别算出该帧数据的频点K和能量Q；之后通过排序算法找出模值最大的频点K，计算阅读器间的频差作为频点阈值，并以此最大的频点K值对应的模值大小作为能量阈值，与识别系统设置的阈值作比较。作为LBT的侦听内容，用以判断其他阅读器是否工作，进而通过中央处理单元动态分配信道解决同一断面部署多台阅读器造成的邻道干扰。

【技术实现步骤摘要】

本专利技术属于射频识别系统
，尤其是涉及一种基于FPGA检测多阅读器邻道干扰的实现方式。
技术介绍
无源RFID标签可以对射频范围内的任何一个或多个阅读器做出反应，因此无源标签的宽带特点也给多阅读器的部署带来了挑战。在大规模密集UHFRFID阅读器部署的应用场所，同一断面可能部署多台阅读器，如图1所示，阅读器与标签之间因为邻近信道会造成通信干扰，从而导致标签识读效率降低，更为甚者，标签无法读取。针对这种环境已经通过认证于密集环境的ISO-180006C的阅读器，采用两种方法可以避免冲突，降低自我干扰，即跳频技术(FH)和先听后说(LBT)同步技术。美国根据FCC47CFGCh.1Part15采用跳频技术，大部分欧洲国家则根据ETSIEN302208-1采用LBT同步技术，但是这两种方案对道路的电磁环境要求必须符合欧洲或者美国的标准，在我国并不适用。另外在“自助芯”的大战略下，我国已制定符合本国的国家标准和行业标准，这就造成前面两种方法可能依然难以解决密集阅读器环境下邻道干扰问题。所以在这种复杂道路环境下，通过把先听后说和跳频扩频技术结合使用来解决这一难题，具体方法通过网络将所有的读写器互联起来并由中央处理单元统一控制，以保证所有读写器配置相同并且严格同步，即所有读写器在同一时刻开始“侦听”内容，在侦听周期结束之后，把侦听到的内容上报给中央处理单元。由中央处理单元给所有RFID读写器动态地分配通信子信道，从而使信道的频谱利用率达到最优。
技术实现思路
有鉴于此，本专利技术旨在提出一种基于FPGA检测多阅读器邻道干扰的实现方式，作为LBT的侦听内容，用以判断其他阅读器是否工作，进而通过中央处理单元动态分配信道解决同一断面部署多台阅读器造成的邻道干扰。为达到上述目的，本专利技术的技术方案是这样实现的：一种基于FPGA检测多阅读器邻道干扰的实现方式，包括如下内容：用阅读器的FPGA实现FFT算法和模值算法，阅读器在每轮识别开始，标签会有一段上电时间Ton，在此时间内完成LBT的侦听内容功能，及在Ton时间内通过FFT算法分析数帧数据，每帧数据1024点；然后利用模值算法分别算出该帧数据的频点K和能量Q；之后通过排序算法找出模值最大的频点K，计算阅读器间的频差作为频点阈值，并以此最大的频点K值对应的模值大小作为能量阈值，与识别系统设置的阈值作比较，然后判断是否通过中央处理单元调用动态分配子信道算法,其中频差指的是两个阅读器当前工作频率之差，比如阅读器1工作在920.625Mhz，阅读器2工作在922.625Mhz，两者差是2Mhz，它与频点K的关系是2＝K*25.39，分辨率为Fs/1024，从而计算出K值。优选的，为增加侦听内容的可靠性，在每轮识读Ton时间内通过FFT算法分析4帧数据，每帧数据1024点。优选的，FFT算法的分辨率是Fs/1024,其中Fs为FPGA的系统时钟，通过冒泡排序算法找出模值最大的频点K，那么两台阅读器间的频差值为25.39*K。优选的，由于FFT的频谱关于中心点对称，只截取前半段频谱数据并不会丢失任何信息，因此模值算法只取[0,512]内，分别算出该帧数据的频点K和能量Q。相对于现有技术，本专利技术具有以下优势：首次提出了FPGA检测能量和频点来作为读写器LBT侦听内容的一种新的实现方法，检测受干扰能量和频差用于侦听阈值的判断，能将该方法用于解决同一断面上多阅读器邻道干扰问题；利用FPGA的并行处理优势，不增加其他时间开销，完成LBT的侦听内容功能；大大减少了LBT的误判断，只是在已有的FPGA器件里新增逻辑实现，不涉及硬件电路任何改动，不需要增加时间开销，成本低，灵活性强，可靠性高。附图说明构成本专利技术的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为同一断面多台阅读器邻道干扰示意图；图2为FFTIPCore的蝶形运算单元信号方向及说明；图3为本专利技术实施例所述阅读器FPGA实现FFT算法单元框图。具体实施方式需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。本实施例基于FPGA检测多阅读器邻道干扰的实现方式，用阅读器的FPGA实现FFT算法和模值算法的逻辑架构包括FFT算法单元、FFT算法控制单元和模值计算单元，如图3所示，FFT算法单元负责实现FFT算法，FFT算法控制单元为FFT算法单元前后的输入和输出缓冲器提供读写地址，并控制FFT运算的时序和缓冲器的读写操作；模值计算单元求取FFT算法转换结果的模值。因为，DFT(离散傅里叶变换)的定义为altera公司的FPGA芯片有FFTIPCore，它是一个高性能、高度参数化的快速傅里叶变换(FFT)处理器，如图2所示，为其蝶形运算单元信号方向及说明，支持Cyclone、StratixII、StratixGX、Stratix系列FPGA器件。该FFTCore功能是执行高性能的正向复数FFT或反向的FFT(IFFT)，采用基2/4频域抽取(DIF)的FFT算法，其转换长度2m，这里6≤m≤14。在其内部，FFT采用块浮点结构，以在最大信噪比(SNR)和最小资源需求之间获得最大的收益。FFTCore接收一个长度为N的、二进制补码格式、顺序输入的复数序列作为输入，输出转换域的、顺序的复数数据序列。同时，一个累加块指数被输出，表示块浮点的量化因子。FFTCore可以设置两种不同的引擎结构：四输出(Quad-outputFFTengine)和单输出(Single-outputFFTengine)。对于要求转换时间尽量小的应用，四输出引擎结构是最佳的选择；对于要求资源尽量少的应用，单输出引擎结构比较合适。为了增加整个FFTCore的吞吐量，可以采用多并行引擎结构。FFTCore支持3种I/O数据流结构：连续(streaming)、缓冲突发(BufferedBurst)、突发(Burst)。连续I/O数据流结构允许处理连续输入数据，输出连续复数数据流，而不中断输入和输出数据；缓冲突发I/O数据流结构与连续结构相比，需要更少的存储资源，但是，这是以减少平均吞吐量为代价的；突发数据流结构的操作与缓冲突发方式基本上一致，但突发方式则需要更少的存储资源本文档来自技高网...

【技术保护点】
一种基于FPGA检测多阅读器邻道干扰的实现方式，其特征在于包括如下内容：用阅读器的FPGA实现FFT算法和模值算法，阅读器在每轮识别开始，标签会有一段上电时间Ton，在Ton时间内通过FFT算法分析数帧数据，每帧数据1024点；然后利用模值算法分别算出该帧数据的频点K和能量Q；之后通过排序算法找出模值最大的频点K，计算阅读器间的频差作为频点阈值，并以此最大的频点K值对应的模值大小作为能量阈值，与识别系统设置的阈值作比较，然后判断是否通过中央处理单元调用动态分配子信道算法。

【技术特征摘要】
1.一种基于FPGA检测多阅读器邻道干扰的实现方式，其特征在于包
括如下内容：
用阅读器的FPGA实现FFT算法和模值算法，阅读器在每轮识别开始，
标签会有一段上电时间Ton，在Ton时间内通过FFT算法分析数帧数据，每
帧数据1024点；然后利用模值算法分别算出该帧数据的频点K和能量Q；
之后通过排序算法找出模值最大的频点K，计算阅读器间的频差作为频
点阈值，并以此最大的频点K值对应的模值大小作为能量阈值，与识别系统
设置的阈值作比较，然后判断是否通过中央处理单元调用动态分配子信道算
法。
2.根据权利要求1所述的...

【专利技术属性】
技术研发人员：于茫，史景祎，
申请(专利权)人：天津中兴智联科技有限公司，
类型：发明
国别省市：天津;12