一种主从盘共用PCB的系统及方法技术方案

技术编号:13977193 阅读:125 留言:0更新日期:2016-11-11 17:54
本发明专利技术提供一种主从盘共用PCB的系统及方法,通过在不同的位号焊接相应的元器件以及连接器,实现主从盘共用PCB。系统包括主盘、从盘;主盘包括CPU平台控制单元、时钟单元1、FPGA外围电路单元1、连接器1;从盘包括时钟单元2、FPGA外围电路单元2、连接器2;CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器1分别连接;连接器1与连接器2连接,连接器2与时钟单元2、FPGA外围电路单元2分别连接;所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。本发明专利技术可以由两次PCB设计,变为一次PCB设计,节省一次PCB设计成本,PCB备料时由采购两种物料变为采购一种物料,物料的种类变得单一便于管控,物料的成本二次降低。

【技术实现步骤摘要】

本专利技术涉及无线移动通信产品光纤直放站系统中一种解决主从盘共用PCB的方法。
技术介绍
随着通信技术的不断发展以及中国铁塔股份有限公司的成立,现有的光纤直放系统不能够满足市场需求,所以多制式直放站乃至全制式直放站具有广阔的市场前景,直放站系统产品的架构变得更加复杂。在传统产品中一般需要中央处理器,FPGA,时钟单元,电源单元,高速AD,高速DA,混频器以及调制解调器,变频器,低噪声放大器,功率放大器,以及外围监控单元电路,随着射频制式的增加射频链路和高速信号处理链路就会不断的增加,从而导致PCB变得更加复杂。之前的产品由于制式单一,PCB的面积小,单个PCB就可以满足产品需求。随着通信技术的不断发展以及中国铁塔股份有限公司的成立,现有的光纤直放系统不能够满足市场需求,由于受限于机箱的大小和成本,以至于机箱不可能做的太大,就需要做两个或者多个PCB来实现功能,但是又必须只能有一个控制单元,为了节约成本以及方便公司备料需求,采用一种主从盘共用PCB的方法。
技术实现思路
本专利技术提供一种解决主从盘共用PCB的方法,主从盘共用同一种PCB,通过在不同的位号焊接相应的元器件(即0欧姆电阻)以及连接器,实现主从盘共用PCB。具体技术方案如下:一种主从盘共用PCB的系统,包括主盘、从盘;主盘包括CPU平台控制单元、时钟单元1、FPGA外围电路单元1、连接器1;从盘包括时钟单元2、FPGA外围电路单元2、连接器2;CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器1分别连接;连接器1与连接器2连接,连接器2与时钟单元2、FPGA外围电路单元2分别连接;所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。所述主盘还包括高速数据处理链路模块1、功率放大器功率状态检测模块1、温度传感器模块1;CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块1包括高度AD模块1和高速DA模块1;时钟单元1给高速AD模块1、高速DA模块1、FPGA外围电路单元1的核心器件fpga1提供时钟信号;所述FPGA外围电路单元1完成数字信号的处理以及高速AD模块1和高速DA模块1的接口电路;所述从盘还包括高速数据处理链路模块2、功率放大器功率状态检测模块2、温度传感器模块2;CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块2包括高度AD模块2和高速DA模块2;时钟单元2给高速AD模块2、高速DA模块2、FPGA外围电路单元2的核心器件fpga2提供时钟信号;所述FPGA外围电路单元2完成数字信号的处理以及高速AD模块2和高速DA模块2的接口电路。一种基于上述系统的主从盘共用PCB的方法,包括以下步骤,步骤1、主板上电,CPU平台控制单元在主板上完成自身的启动配置,检测外围的电路的器件是否正常在位工作;检测时首先检测FPGA外围电路单元1和时钟单元1,如果以上单元正常,再检测高速数据处理链路模块1;步骤2、主板配置主板上的时钟单元1以及FPGA的外围电路单元1,再通过FPGA外围电路单元1去配置高速AD模块1和高速DA模块1;步骤3、主板检测是否有从板存在,如果有从板存在,开始配置从板上的时钟电路2以及FPGA外围电路单元2,再通过FPGA外围电路单元2去配置高速AD模块2和高速DA模块2;主板和从板都正常启动以后,就完成了整个系统的正常启动。与现有技术相比,本专利技术具有以下优点和有益效果:与现有技术相比,本专利技术可以由两次PCB设计,变为一次PCB设计,节省一次PCB设计成本,PCB备料时由采购两种物料变为采购一种物料,只是采购的数量变为2倍,同时同一种物料采购的数量越大,采购的成本可以进一步降低。因此物料的种类变得单一便于管控,物料的成本也可以二次降低。附图说明图1是主板和从板连接示意图。图2是CPU外围电路图。图3是CPU控制时钟的外围电路图。图4是CPU配置FPGA的外围电路图。图5是CPU与FPGA之间的数据交互以及总线扩展的电路图。图6是主从盘之间通信连接电路图。具体实施方式下面结合附图和实施例详细说明本专利技术的技术方案。主盘包括CPU平台控制单元,时钟单元1,FPGA外围电路单元1,连接器1;从盘包括时钟单元2、FPGA外围电路单元2、连接器2;CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器1分别连接;连接器1与连接器2连接,连接器2与时钟单元2、FPGA外围电路单元2分别连接;主盘的CPU平台控制单元,完成整个系统两个时钟单元以及两个FPGA外围电路单元的配置,以及整个系统各个功能模块(包括高速数据处理链路模块1、功率放大器功率状态检测模块1、温度传感器模块1、高速数据处理链路模块2、功率放大器功率状态检测模块2、温度传感器模块2)的监控;两个盘上的时钟单元,分别给各自的高速AD模块,高速DA模块,fpga等器件提供时钟信号;高速AD模块,高速DA模块包括在高速数据处理链路模块中;两个盘上的FPGA外围电路单元,分别完成各自数字信号的处理以及高速AD模块和DA模块的接口电路;主从盘共用PCB的方法包括以下步骤,步骤1、主板上电,CPU在主板上完成自身的启动配置,检测外围的电路的器件是否正常在位工作;检测时首先检测FPGA外围电路单元1和时钟单元1,如果以上单元正常,再检测高速数据处理链路模块1。步骤2、主板配置主板上的时钟单元1以及FPGA的外围单元电路1,再通过FPGA外围单元电路去配置高速AD模块1和高速DA模块1等器件;步骤3、主板检测是否有从板存在,如果有从板存在,开始配置从板上的时钟电路2以及FPGA外围电路单元2,再通过FPGA外围电路单元2去配置高速AD模块2和高速DA模块2等器件;当主板和从板都正常启动以后,整个设备就完成了设备的正常启动。第一步:根据图二,在CPU程序中按照硬件连接配置成相应的管脚属性,PA15和PA16分别为时钟芯片的SPI总线的片选引脚,PA11/PA12/PA13分别时钟芯片的SPI总线的数据输出,数据输入,时钟管脚。PA17/PA18分别为时钟芯片的复位引脚。PA4/PA5/PA6/PA7/PA8和PA26/PA27/PA28/PA29/PA30分别为配置主板FPGA和从板FPGA的配置引脚。PA25和PA31为CPU控制主从盘FPGA的复位引脚。同时CPU和主从盘FPGA之间连接了两路SPI总线,引脚PA0/PA1和PA9/PA10为SPI总线的配置引脚,PA21/PA22/PA23分别SPI总线的数据输入,数据输出以及时钟引脚。第二步:(如图一)所示主板通过CPU直接配置FPGA和时钟,主板通过连接器1和连接器2之间的低速线配置FPGA和时钟。第三步:在图三,图四,图五中所有标记不带@符号的网络名后面走线所对应的电阻在主板上焊接,从板上不焊接。所有标记带@符号的网络名后面走线所对应的电阻在从板上焊接,在主板上不焊接。第四步:在主板上焊接连接器CN8,在从板焊接连接器CN9,然后再主板和从板之间使用一个低速连接线,就实现了主从盘共用PCB实现主从功能的方法。本文中所描述的具体实施例仅仅是对本专利技术精神作举例说明。本专利技术所属
的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采本文档来自技高网
...

【技术保护点】
一种主从盘共用PCB的系统,其特征在于:包括主盘、从盘;主盘包括CPU平台控制单元、时钟单元1、FPGA外围电路单元1、连接器1;从盘包括时钟单元2、FPGA外围电路单元2、连接器2;CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器1分别连接;连接器1与连接器2连接,连接器2与时钟单元2、FPGA外围电路单元2分别连接;所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。

【技术特征摘要】
1.一种主从盘共用PCB的系统,其特征在于:包括主盘、从盘;主盘包括CPU平台控制单元、时钟单元1、FPGA外围电路单元1、连接器1;从盘包括时钟单元2、FPGA外围电路单元2、连接器2;CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器1分别连接;连接器1与连接器2连接,连接器2与时钟单元2、FPGA外围电路单元2分别连接;所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。2.根据权利要求1所述的一种主从盘共用PCB的系统,其特征在于:所述主盘还包括高速数据处理链路模块1、功率放大器功率状态检测模块1、温度传感器模块1;CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块1包括高度AD模块1和高速DA模块1;时钟单元1给高速AD模块1、高速DA模块1、FPGA外围电路单元1的核心器件fpga1提供时钟信号;所述FPGA外围电路单元1完成数字信号的处理以及高速AD模块1和高速DA模块1的接口电路;所述从盘还包括高速数据处理链路模块2、功率放大器功率状态检测模块2、温度传感器...

【专利技术属性】
技术研发人员:祝洪峰杨杰王晓刚冯婷
申请(专利权)人:武汉虹信通信技术有限责任公司
类型:发明
国别省市:湖北;42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1