主动元件制造技术

本发明专利技术公开了一种主动元件，适于设置于基板上，其包括多晶硅半导体层、第一绝缘层、栅极、第二绝缘层、第一接触窗、氧化物半导体层、第一电极及一第二电极。多晶硅半导体层设置于基板上，具有第一掺杂区、通道区及第二掺杂区，通道区设置于第一掺杂区及第二掺杂区之间。第一绝缘层覆盖多晶硅半导体层及基板。栅极对应通道区设置于第一绝缘层上。第二绝缘层覆盖栅极及第一绝缘层，第一绝缘层及第二绝缘层具有一第一接触窗。氧化物半导体层对应栅极设置于第二绝缘层上。第一电极及一第二电极分别相对设置于氧化物半导体层上，氧化物半导体层电性连接第二电极，并经第一接触窗与第二掺杂区电性连接。

【技术实现步骤摘要】

本专利技术是关于一种主动元件，且特别是有关于一种提升开口率及达到窄边框的主动元件。
技术介绍
目前显示面板中大多设置单一类型的主动元件，而主动元件例如为多晶硅半导体主动元件、非晶硅半导体主动元件或氧化物半导体主动元件。一般而言，各种主动元件分别具有应用于显示面板中的优势及劣势。然而，因应未来趋势发展，希望透过各种主动元件结合应用在显示面板中。相对地，受限于显示面板高解析度及高开口率的需求，如何将各种主动元件结合设计于显示面板中且不影响面板开口率，则为目前亟需解决的问题。
技术实现思路
本专利技术提供一种主动元件，利用垂直堆迭式电路设计，并搭配制程达到节省空间的目的，进而提升开口率及窄边框的效果。本专利技术提供一实施例的主动元件，适于配置于基板上。主动元件包括多晶硅半导体层、第一绝缘层、栅极、第二绝缘层、第一接触窗、氧化物半导体层、第一电极及一第二电极。多晶硅半导体层设置于基板上，且具有第一掺杂区、通道区及第二掺杂区，且通道区设置于第一掺杂区及第二掺杂区之间。第一绝缘层覆盖多晶硅半导体层及基板。栅极对应通道区设置于第一绝缘层上。第二绝缘层覆盖栅极及第一绝缘层，其中第一绝缘层及第二绝缘层具有第一接触窗。氧化物半导体层对应栅极设置于第二绝缘层上。第一电极及一第二电极分别相对设置于氧化物半导体层上，其中氧化物半导体层电性连接第二电极，并经第一接触窗与第二掺杂区电性连接。本专利技术提供另一实施例的主动元件，适于配置于基板上。主动元件包括第一多晶硅半导体层、第二多晶硅半导体层、第一绝缘层、第一栅极、第二栅极、第二绝缘层、第一接触窗、第二接触窗、第一氧化物半导体层、第二氧化物半导体层、第一电极及一第二电极。第一多晶硅半导体层及第二多晶硅半导体层设置于基板上，其中第一多晶硅半导体层具有第一掺杂区、第一通道区及第二掺杂区，第二多晶硅半导体层具有第三掺杂区、第二通道区及第四掺杂区，且第一通道区设置于第一掺杂区及第二掺杂区之间，第二通道区设置于第三掺杂区及第四掺杂区之间。第一绝缘层覆盖第一多晶硅半导体层、第二多晶硅半导体层及基板。第一栅极及第二栅极分别对应第一通道区及第二通道区设置于第一绝缘层上。第二绝缘层覆盖第一栅极、第二栅极及第一绝缘层，其中第二绝缘层具有第一接触窗及第二接触窗，且第一接触窗及第二接触窗分别对应第一栅极及第二栅极设置。第一氧化物半导体层及第二氧化物半导体层分别对应第一栅极及第二栅极设置于第二绝缘层上。第一电极及一第二电极分别相对设置于第氧化物半导体层及第二氧化物半导体层上，第一电极电性连接于第一掺杂区、第三掺杂区、第二栅极、第一氧化物半导体层及第二氧化物半导体层，且第二电极电性连接于第二掺杂区、第四掺杂区、第一栅极、第一氧化物半导体层及第二氧化物半导体层，其中第一电极包含第一电极部、第二电极部、第一连接部及第二连接部，且第二电极部包含第三电极部、第四电极部、第三连接部及第四连接部。基于上述，本专利技术的主动元件于一垂直投影方向上同时设有多晶硅半导体层及氧化物半导体层，且两种半导体层共用栅极进而提升主动元件的空间利用率。因此，当本专利技术的主动元件设置于显示面板的显示区使得开口率增加，还可进一步地达到窄边框的功效。另外，本专利技术的主动元件同时兼具多晶硅半导体主动元件及氧化物半导体主动元件的优势，除了具有较高的电子移动率亦可达到较佳的低漏电流及临界电压。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1G为本专利技术一实施例的主动元件的制造流程上视示意图。图2为根据图1G的剖面线A-A’的剖面示意图。图3A至图3G为本专利技术一变化实施例的主动元件的制造流程上视示意图。图4为根据图3G的剖面线B-B’的剖面示意图。图5A至图5F为本专利技术另一实施例的主动元件的制造流程上视示意图。图6为根据图5F的剖面线C-C’的剖面示意图。图7为根据图5F的剖面线D-D’的剖面示意图。图8为根据图5F的电路设计示意图。其中，附图标记：10、20、30:主动元件40、50:周边线路30a:第一元件30b:第二元件100、200、300:基板110、210、310:缓冲层120、220:多晶硅半导体层321:第一多晶硅半导体层322:第二多晶硅半导体层130、230、330:第一绝缘层140、240:栅极341:第一栅极342:第二栅极150、250、350:第二绝缘层160、260:氧化物半导体层361:第一氧化物半导体层362:第二氧化物半导体层171、271、371:第一电极371a:第一电极部371b:第二电极部172、272、372:第二电极372a:第三电极部372b:第四电极部E1:第一氧化物半导体元件E3:第二氧化物半导体元件DP1:第一掺杂区DP2:第二掺杂区DP3:第三掺杂区DP4:第四掺杂区LD1:第一轻掺杂区LD 2:第二轻掺杂区LD 3:第三轻掺杂区LD 4:第四轻掺杂区CH:通道区CH1:第一通道区CH2:第一通道区TH1:第一接触窗TH2:第二接触窗TH3:第三接触窗TH4:第四接触窗TH5:第五接触窗TH6:第六接触窗CT1:第一连接部CT2:第二连接部CT3:第三连接部CT4:第四连接部A-A’、B-B’:剖面线C-C’、D-D’:剖面线E2:第一多晶硅半导体元件E4:第二多晶硅半导体元件具体实施方式图1A至图1G为本专利技术一实施例的主动元件的制造流程上视示意图。图2为根据图1G的剖面线A-A’的剖面示意图。以下将依序说明本专利技术的像素结构的制程流程。请同时参阅图1A至图1G与图2，提供基板100(参考图2)。基板100的材质可为玻璃、石英、有机聚合物、或是其它可适用的材料。接着，在基板100上形成缓冲层110(参考图2)，其材质可为氮化硅或其他适合的材料。然后，在缓冲层110上形成多晶硅半导体层120(参考图1A)，其中多晶硅半导体层120包含第一掺杂区DP1、第二掺杂区DP2及通道区CH。在本实施例中，多晶硅半导体层120的制造方法为利用一遮罩(未绘示)遮蔽局部多晶硅半导体层120以形成通道区CH，并针对未被遮罩遮蔽的多晶硅半导体层120的两端进行掺杂以形成第一掺杂区DP1及第二掺杂区DP2。然而，本专利技术不限于此，其他现有多晶硅半导体层制造方法亦可用来形成本实施例的第一掺杂区DP1、通道区CH及第二掺杂区DP2。在本实施例中，第一掺杂区DP1及第二掺杂区DP2的掺杂类型可为P型掺杂，但本专利技术不限于此。在本实施例中，通道区CH设置于第一掺杂区DP1及第二掺杂区DP2之间，但本专利技术不限于此。再参考图1B，于多晶硅半导体层120上方形成第一绝缘层130，第一绝缘层130例如为栅极绝缘层。第一绝缘层130的材质可为无机绝缘材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料或上述至少二种材料的堆迭层)、有机绝缘材料、其它合适的材料或上述的组合。接着如图1C所示，形成一金属层(未绘示)于第一绝缘层130上，并对金属层进行图案化以对应通道区CH形成栅极140，且栅极140于一垂直于基板的投影方向上与通道区CH重迭，按实际需求可以是部分或是全部重迭。栅极140的材质可为金属、合金、其它合适的材料或上述的组合。然后如图1D所示，第二绝缘层150沉积在栅极140及第一绝缘层130上。本文档来自技高网...

【技术保护点】
一种主动元件，设置于一基板上，其特征在于，该主动元件包括：一多晶硅半导体层，设置于该基板上，其中该多晶硅半导体层具有一第一掺杂区、一通道区及一第二掺杂区，且该通道区设置于该第一掺杂区及该第二掺杂区之间；一第一绝缘层，覆盖该多晶硅半导体层及该基板；一栅极，对应该通道区设置于该第一绝缘层上；一第二绝缘层，覆盖该栅极及该第一绝缘层，其中该第一绝缘层及该第二绝缘层具有一第一接触窗；一氧化物半导体层，对应该栅极设置于该第二绝缘层上；以及一第一电极及一第二电极，分别相对设置于该氧化物半导体层上，其中该氧化物半导体层电性连接该第二电极，并经该第一接触窗与该第二掺杂区电性连接。

【技术特征摘要】
2016.04.15 TW 1051119461.一种主动元件，设置于一基板上，其特征在于，该主动元件包括：一多晶硅半导体层，设置于该基板上，其中该多晶硅半导体层具有一第一掺杂区、一通道区及一第二掺杂区，且该通道区设置于该第一掺杂区及该第二掺杂区之间；一第一绝缘层，覆盖该多晶硅半导体层及该基板；一栅极，对应该通道区设置于该第一绝缘层上；一第二绝缘层，覆盖该栅极及该第一绝缘层，其中该第一绝缘层及该第二绝缘层具有一第一接触窗；一氧化物半导体层，对应该栅极设置于该第二绝缘层上；以及一第一电极及一第二电极，分别相对设置于该氧化物半导体层上，其中该氧化物半导体层电性连接该第二电极，并经该第一接触窗与该第二掺杂区电性连接。2.如权利要求1所述的主动元件，其特征在于，该第一电极与该氧化物半导体层的一端部分接触，且该第二电极与该氧化物半导体层的另一端部分接触。3.如权利要求1所述的主动元件，其特征在于，还包含一蚀刻停止层设置于该第二绝缘层、该氧化物半导体层及该第一电极、该第二电极之间。4.如权利要求3所述的主动元件，其特征在于，该第一接触窗更延伸设置于该蚀刻停止层中。5.如权利要求3所述的主动元件，其特征在于，该蚀刻停止层更包含一第二接触窗及一第三接触窗，且该第一电极透过该第二接触窗与该氧化物半导体层电性连接，该第二电极透过该第三接触窗与该氧化物半导体层电性连接。6.一种主动元件，设置于基板上，其特征在于，该主动元件包括：一第一多晶硅半导体层及一第二多晶硅半导体层，设置于该基板上，其中该第一多晶硅半导体层具有一第一掺杂区、一第一通道区及一第二掺杂区，该第二多晶硅半导体层具有一第三掺杂区、一第二通道区及一第四掺杂区，且该第一通道区设置于该第一掺杂区及该第二掺杂区之间，该第二通道区设置于该第三掺杂区及该第四掺杂区之间；一第一绝缘层，覆盖该第一多晶硅半导体层、该第二多晶硅半导体层及该基板；一第一栅极及一第二栅极，分别对应该第一通道区及该第二通道区设置于该第一绝缘层上；一第二绝缘层，覆盖该第一栅极、该第二栅极及该第一绝缘层，其中该第二绝缘层具有一第一接触窗及一第二接触窗，且该第一接触窗及该第二接触窗分别对应该第一栅极及该第二栅极设置；一第一氧化物半导体层...

【专利技术属性】
技术研发人员：陈培铭，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71