平板型ROM器件的制备方法技术

本发明专利技术公开了一种平板型ROM器件的制备方法，包括步骤：提供衬底，在衬底上形成P阱；在P阱上形成光刻掩膜层并进行光刻形成的注入窗口；在形成的注入窗口进行P型离子的注入形成P型区；在形成的注入窗口进行N型离子的注入从而在P型区上形成N型区；形成栅氧化层以及多晶硅栅完成器件的制备。上述平板型ROM器件的制备方法，利用同一光刻掩膜层进行P型区以及N型区的制备，从而在原来器件中的N型区与P阱的界面处形成浓度高于P阱的P型区，增加了PN结势垒高度，进而减小了器件的源漏极漏电，缓解了穿通现象，提高了器件耐压。并且，制备过程中无需增加额外的隔离掩膜版就可以有效提高器件的耐击穿特性，节省了生产成本。

【技术实现步骤摘要】

本专利技术涉及半导体制备
，特别是涉及一种平板型ROM器件的制备方法。
技术介绍
在MCU(Micro Control Unit，微控制单元)、ASIC(Application Specific Integrated Circuit，专用集成电路)等集成电路中，往往需要大面积的平板型只读存储器(Flat Cell ROM)阵列对各种程序和数据进行存储和读取。为了提高Flat Cell ROM电路的可靠性，必须提高器件耐压(BV)，降低漏电，减缓穿通(punch through)现象。传统工艺在完成N型区(N型区作为平板型ROM器件的源漏区域)的制备后还经常需要增加一块额外的隔离掩模版(Mask)来进行掺杂离子的注入以遏制源漏极之间穿通现象的发生，增加了工艺的成本以及工艺难度。
技术实现思路
基于此，有必要针对上述问题，提供一种成本较低且可有效降低源漏电极漏电、提高器件击穿电压的平板型ROM器件的制备方法。一种平板型ROM器件的制备方法，包括以下步骤：提供衬底，在所述衬底上形成P阱；在所述P阱上形成光刻掩膜层并进行光刻形成注入窗口；利用所述光刻掩膜层在形成的注入窗口进行P型离子的注入形成P型区；利用所述光刻掩膜层在形成的注入窗口进行N型离子的注入从而在所述P型区上形成N型区；所述N型区包括第一N型区和第二N型区；所述第一N型区和所述第二N型区分别作为所述平板型ROM器件的源极、漏极；在形成的器件表面形成栅氧化层以及多晶硅栅完成器件的制备。在其中一个实施例中，利用所述光刻掩膜层在形成的注入窗口区进行P型离子的注入形成P型区的步骤中P型离子为倾斜注入。在其中一个实施例中，所述P型离子是与竖直平面呈20～30度的角度进行注入的。在其中一个实施例中，利用所述光刻掩膜层在形成的注入窗口区进行P型离子的注入形成P型区的步骤中，注入的P型离子的剂量为7×1012～3×1013㎝-2。在其中一个实施例中，利用所述光刻掩膜层在形成的注入窗口进行N型离子的注入从而在所述P型区上形成N型区的步骤之后还包括步骤：进行热处理。在其中一个实施例中，所述P型离子为硼、铟和二氟化硼中的一种。在其中一个实施例中，所述N型离子为砷、磷和锑中的一种。在其中一个实施例中，所述P型离子为硼，所述N型离子为砷。上述平板型ROM器件的制备方法，利用同一光刻掩膜层进行P型区以及N型区的制备，从而在器件中的N型区与P阱的界面处形成浓度高于P阱的P型区，提高了N型区与P阱形成的沟道区域的界面处的P型杂质浓度，增加了PN结势垒高度，进而减小了器件的源漏极漏电，缓解了穿通现象，提高了器件耐压。并且，N型区和P型区是利用同一光刻掩膜层进行制备的，因此无需增加额外的隔离掩膜版就可以有效提高器件的耐击穿特性，节省了生产成本。附图说明图1为一实施例中的平板型ROM器件的制备方法的流程图；图2为图1所示实施例中的平板型ROM器件的制备方法中执行步骤S130后的器件结构示意图；图3为图1所示实施例中的平板型ROM器件的制备方法中执行步骤S140后的器件结构示意图；图4为图1所示实施例中的平板型ROM器件的制备方法中执行步骤S150后的器件结构示意图；图5为图4所示实施例中的平板型ROM器件的N型区与沟道边界杂质分布曲线；图6为图4所示实施例中的平板型ROM器件的电流-电压特性曲线。具体实施方式为使本专利技术的目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在本说明书和附图中，分配给层或区域的参考标记N和P表示这些层或区域分别包括大量电子或空穴。进一步地，分配给N或P的参考标记+和－表示掺杂剂的浓度高于或低于没有这样分配到标记的层中的浓度。在下文的优选实施例的描述和附图中，类似的组件分配有类似的参考标记且该处省略其冗余说明。图1所示为一实施例中的平板型ROM器件的制备方法的流程图，包括以下步骤。S110，提供衬底，在衬底上形成P阱。S120，在P阱上形成光刻掩膜层并进行光刻形成注入窗口。S130，利用光刻掩膜层在形成的注入窗口区进行P型离子的注入形成P型区。利用形成的光刻掩膜层作为阻挡层进行P型离子注入，形成P型区。在本实施例中，P型离子为倾斜注入，即其与垂直平面成一定的角度α进行注入。该角度α为20～30度。通过将P型离子带角度进行注入可以对注入深度以及区域进行控制。在P型离子注入过程中，P型离子浓度过高，PN结易发生雪崩击穿，器件击穿电压反而会降低。因此，P型离子注入需要选择合适剂量。具体地，注入的P型离子为硼，且注入的离子剂量为7×1012～3×1013㎝-2。在其他的实施例中，P型离子也可以为铟或者二氟化硼(BF2)。图2为执行步骤S130的结构示意图。如图2所示，衬底(图中未示)上形成有P阱202，在P阱表面形成有光刻掩膜层20以及通过P型离子带角度注入形成的P型区。在本实施例中，P型区包括第一P型区204和第二P型区206。S140，利用光刻掩膜层在形成的注入窗口区进行N型离子的注入从而在P型区上形成N型区。具体地，通过N型离子的注入，在P型区内形成N+区。在本实施例中，N型离子为砷，且其注入过程为垂直器件表面注入。在其他的实施例中，注入的N
型离子也可以为磷或者锑。图3为执行步骤S140后的结构示意图。如图3，在P型区形成有第一N+区208和第二N+区210。第一N+区208和第二N+区210分别作为平板型ROM器件的源极、漏极。P阱202形成平板型ROM器件的沟道区域。而P型区位于N型区和P阱202之间的界面处，提高了N型区与沟道区域的界面处的P型杂质浓度，增加了PN结势垒高度，电子需要从一N型区域跨过该势垒才能够到达另一N型区，进而减小器件的源漏极漏电，缓解了穿通(Punch)现象，提高器件耐压。在完成离子注入步骤后，还需要执行步骤：去除光刻掩膜层，并进行相应的热处理过程。通过炉管进行适当的热处理，可以使得P型杂质扩散至沟道区域边界，提高该区域杂质浓度且不会影响沟道尺寸。S150，在形成的器件表面形成栅氧化层以及多晶硅栅完成器件的制备。在进行离子注入后，在器件的表面形成栅氧化层以及多晶硅栅，并执行相应的后续工序完成器件的制备过程。图4为根据上述制备方法获得的平板型ROM器件的结构示意图。栅氧化层212形成于器件的表面，多晶硅栅216则形成于栅氧化层212的表面。上述平板型ROM器件的制备方法，利用同一光刻掩膜层进行P型区和N型区的注入，从而在器件中的N型区与P阱的界面处形成浓度高于P阱的P型区，提高了N型区与沟道区域的界面处的P型杂质浓度，增加了PN结势垒高度，进而减小了器件的源漏极漏电，缓解了穿通现象，提高了器件耐压。制备过程中由于N型区和P型区的制备是利用同一光刻掩膜层来进行制备的，因此无需增加额外的隔离掩膜版就可以有效提高器件的耐击穿特性，节省了生产成本。通过对注入的P型离子的注入剂量的控制可以实现对器件耐压的调节。在本实施例中，注入的P型离子的注入剂量为7×1012～3×1013㎝-2，其耐压可以提高5～8V。在本实施例中，通过对P型区的离子注入剂量的控制可以实现对该区域掺杂浓度的控制，进而实现对器件耐压能力以及防穿通能力的调整。图5为上述方法制备得到的平板型ROM器件的N型区/沟道边界杂质本文档来自技高网...

【技术保护点】
一种平板型ROM器件的制备方法，包括以下步骤：提供衬底，在所述衬底上形成P阱；在所述P阱上形成光刻掩膜层并进行光刻形成注入窗口；利用所述光刻掩膜层在形成的注入窗口进行P型离子的注入形成P型区；利用所述光刻掩膜层在形成的注入窗口进行N型离子的注入从而在所述P型区上形成N型区；所述N型区包括第一N型区和第二N型区；所述第一N型区和所述第二N型区分别作为所述平板型ROM器件的源极、漏极；在形成的器件表面形成栅氧化层以及多晶硅栅完成器件的制备。

【技术特征摘要】
1.一种平板型ROM器件的制备方法，包括以下步骤：提供衬底，在所述衬底上形成P阱；在所述P阱上形成光刻掩膜层并进行光刻形成注入窗口；利用所述光刻掩膜层在形成的注入窗口进行P型离子的注入形成P型区；利用所述光刻掩膜层在形成的注入窗口进行N型离子的注入从而在所述P型区上形成N型区；所述N型区包括第一N型区和第二N型区；所述第一N型区和所述第二N型区分别作为所述平板型ROM器件的源极、漏极；在形成的器件表面形成栅氧化层以及多晶硅栅完成器件的制备。2.根据权利要求1所述的平板型ROM器件的制备方法，其特征在于，利用所述光刻掩膜层在形成的注入窗口区进行P型离子的注入形成P型区的步骤中P型离子为倾斜注入。3.根据权利要求2所述的平板型ROM器件的制备方法，其特征在于，所述P型离子是与竖直平面呈20～...

【专利技术属性】
技术研发人员：孙贵鹏，王琼，韩广涛，
申请(专利权)人：无锡华润上华半导体有限公司，
类型：发明
国别省市：江苏;32