一种显示驱动电路及其控制方法、显示装置制造方法及图纸

本发明专利技术实施例提供一种显示驱动电路及其控制方法、显示装置，涉及显示技术领域，能够解决移位寄存器单元的一个下拉模块发生损坏时，GOA电路无法正常工作的问题。该显示驱动电路包括特征采集器、比较器、时序控制器、栅极驱动器。栅极驱动器包括移位寄存器单元，移位寄存器单元包括第一下拉模块和第二下拉模块且设置第一上拉电压端和第二上拉电压端；特征采集器对第一上拉电压端或第二上拉电压端的电压进行采集，并输出特征电压；比较器将特征电压与参考电压端的参考电压进行比较；当比较结果为特征电压大于或等于参考电压时，时序控制器生成时序控制信号，以在时序控制信号的控制下使得第一上拉电压端和第二上拉电压端输出直流电压。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种显示驱动电路及其控制方法、显示装置。
技术介绍
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)或者OLED(Organic Light Emitting Diode，有机发光二极管)显示器内设置有阵列基板，其中，阵列基板可以划分为显示区域和位于显示区域周边的布线区域。其中周边区域内设置有用于对栅线进行逐行扫描的栅极驱动器。现有的栅极驱动器常采用GOA(Gate Driver on Array，阵列基板行驱动)设计将TFT(Thin Film Transistor，薄膜场效应晶体管)栅极开关电路集成在上述周边区域构成GOA电路，以实现窄边框设计。GOA电路包括多个级联的移位寄存器单元，每一个移位寄存器单元的输出端连接一行栅线。GOA电路在对栅线进行逐行扫描的过程中，一级移位寄存器单元RSn的信号输出端OUTPUT(n)通过向栅线Gn输出栅极扫描信号，以对该栅线Gn进行扫描。当下一级移位寄存器单元RS(n+1)的信号输出端OUTPUT(n+1)输出栅极扫描信号时，上一级移位寄存器单元RSn的信号输出端OUTPUT(n)需要通过该移位寄存器单元RSn中的下拉模块将其信号输出端OUTPUT(n)下拉至低电平，从而确保该信号输出端OUTPUT(n)无扫描信号输出。当移位寄存器单元中只设置有一个下拉模块时，在该移位寄存器单元的非输出阶段，上述下拉模块需要一直处于工作状态，从而导致该下拉模块中的TFT长时间处于导通的状态，从而导致TFT的特性发生衰减，降低GOA电路的寿命。现有技术中为了解决上述问题，通常在一个移位寄存器单元中设置多个交替工作的下拉模块。然而，当多个交替工作的下拉模块中，如果有一个发生损坏，则GOA电路将无法正常工作。
技术实现思路
本专利技术的实施例提供一种显示驱动电路及其控制方法、显示装置，能够解决移位寄存器单元的多个交替工作的下拉模块中，有一个发生损坏时，GOA电路无法正常工作的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例的一方面，提供一种显示驱动电路，包括特征采集器、比较器、时序控制器以及栅极驱动器；所述栅极驱动器包括至少两级级联的移位寄存器单元，所述移位寄存器单元包括与第一下拉节点相连接的第一下拉模块，以及与第二下拉节点相连接的第二下拉模块；所述栅极驱动器设置有用于向所述第一下拉节点充电的第一上拉电压端，以及用于向所述第二下拉节点充电的第二上拉电压端；所述特征采集器连接下拉电压端以及所述比较器的第一输入端，所述特征采集器还连接所述第一上拉电压端或所述第二上拉电压端，用于对所述第一上拉电压端或所述第二上拉电压端的电压进行采集，并向所述比较器的第一输入端输出与所述第一下拉模块或所述第二下拉模块的电压特征相配的特征电压；所述比较器的第二输入端连接参考电压端，输出端与所述时序控制器相连接，用于将所述特征电压与所述参考电压端的参考电压进行比较；所述时序控制器还连接所述栅极驱动器，用于接收所述比较器的比较结果，且当所述比较结果为所述特征电压大于或等于所述参考电压时，所述时序控制器生成时序控制信号，以在所述时序控制信号的控制下使得所述第一上拉电压端和所述第二上拉电压端输出直流电压，所述第一下拉节点和所述第二下拉节点被同时充电，所述第一下拉模块和所述第二下拉模块均处于工作状态。优选的，特征采集器包括第一采集晶体管和第二采集晶体管，所述第一采集晶体管的第二极连接所述第二采集晶体管的第一极；所述第二采集晶体管的第一极连接所述下拉电压端，第二极与所述比较器的第一输入端相连接；所述第一采集晶体管的栅极和第一极连接所述第一上拉电压端，所述第二采集晶体管的栅极连接所述第一上拉电压端；或所述第一采集晶体管的栅极和第一极连接所述第二上拉电压端，所述第二采集晶体管的栅极连接所述第二上拉电压端。优选的，所述移位寄存器单元还包括上拉控制模块、上拉模块、复位模块、第一下拉控制模块以及第二下拉控制模块；所述上拉控制模块连接信号输入端和上拉节点，用于在所述信号输入端的控制下，将所述信号输入端的电压输出至所述上拉节点；所述上拉模块连接第一时钟信号输入端、所述上拉节点以及信号输出端，用于在所述上拉节点的控制下，将所述第一时钟信号输入端的信号输出至所述信号输出端；所述复位模块连接复位信号端、所述下拉电压端、上拉节点以及信号输出端，用于在所述复位信号端的控制下，分别将所述下拉节点和所述信号输出端的电位下拉至所述下拉电压端的电位；所述第一下拉控制模块连接所述第一上拉电压端、第二时钟信号输入端、所述复位信号端、所述上拉节点、所述第一下拉节点以及所述下拉电压端，用于在所述第二时钟信号输入端、所述复位信号端的控制下，将所述第一上拉电压端的电压输出至所述第一下拉节点，或者在所述上拉节点的控制下，将所述第一下拉节点的电位下拉至所述下拉电压端的电位；所述第二下拉控制模块连接所述第二上拉电压端、第二时钟信号输入端、所述复位信号端、所述上拉节点、所述第二下拉节点以及所述下拉电压端，用于在所述第二时钟信号输入端、所述复位信号端的控制下，将所述第二上拉电压端的电压输出至所述第二下拉节点，或者在所述上拉节点的控制下，将所述第二下拉节点的电位下拉至所述下拉电压端的电位；第一下拉模块还连接所述上拉节点、所述信号输出端以及所述下拉电压端，用于在所述第一下拉节点的控制下，分别将所述上拉节点以及信号输出端的电位下拉至所述下拉电压端的电位；所述第二下拉模块还连接所述上拉节点、所述信号输出端以及所述下拉电压端，用于在所述第二下拉节点的控制下，分别将所述上拉节点以及信号输出端的电位下拉至所述下拉电压端的电位。优选的，所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极和第一极连接所述信号输入端，第二极连接所述上拉节点。优选的，所述上拉模块包括第二晶体管和第一电容；所述第二晶体管的栅极连接所述上拉节点，第一极连接第一时钟信号输入端，第二极与所述信号输出端相连接；所述第一电容的一端连接所述上拉节
点，第二端与所述信号输出端相连接。优选的，所述复位模块包括第三晶体管和第四晶体管；所述第三晶体管的栅极连接所述复位信号端，第一极连接所述下拉电压端，第二极与所述上拉节点相连接；所述第四晶体管的栅极连接所述复位信号端，第一极连接所述下拉电压端，第二极与所述信号输出端相连接。优选的，所述第一下拉控制模块包括第五晶体管、第六晶体管以及第七晶体管；所述第五晶体管的栅极连接所述第二时钟信号输入端，第一极连接所述第一上拉电压端，第二极与所述第一下拉节点相连接；所述第六晶体管的栅极连接所述复位信号端，第一极连接所述第一上拉电压端，第二极与所述第一下拉节点相连接；所述第七晶体管的栅极连接所述上拉节点，第一极连接所述下拉电压端，第二极与第一下拉节点相连接。优选的，所述第二下拉控制模块包括第八晶体管、第九晶体管以及第十晶体管；所述第八晶体管的栅极连接所述复位信号端，第一极连接所述第二上拉电压端，第二极与所述第二下拉节点相连接；所述第九晶体管的栅极连接所述第二时钟信号输入端，第一极连接所述第二上拉电压端，第二极与所述第二下拉节点相连接；所述第十晶体管的栅极连本文档来自技高网...

【技术保护点】
一种显示驱动电路，其特征在于，包括特征采集器、比较器、时序控制器以及栅极驱动器；所述栅极驱动器包括至少两级级联的移位寄存器单元，所述移位寄存器单元包括与第一下拉节点相连接的第一下拉模块，以及与第二下拉节点相连接的第二下拉模块；所述栅极驱动器设置有用于向所述第一下拉节点充电的第一上拉电压端，以及用于向所述第二下拉节点充电的第二上拉电压端；所述特征采集器连接下拉电压端以及所述比较器的第一输入端，所述特征采集器还连接所述第一上拉电压端或所述第二上拉电压端，用于对所述第一上拉电压端或所述第二上拉电压端的电压进行采集，并向所述比较器的第一输入端输出与所述第一下拉模块或所述第二下拉模块的电压特征相配的特征电压；所述比较器的第二输入端连接参考电压端，输出端与所述时序控制器相连接，用于将所述特征电压与所述参考电压端的参考电压进行比较；所述时序控制器还连接所述栅极驱动器，用于接收所述比较器的比较结果，且当所述比较结果为所述特征电压大于或等于所述参考电压时，所述时序控制器生成时序控制信号，以在所述时序控制信号的控制下使得所述第一上拉电压端和所述第二上拉电压端输出直流电压，所述第一下拉节点和所述第二下拉节点被同时充电，所述第一下拉模块和所述第二下拉模块均处于工作状态。...

【技术特征摘要】
1.一种显示驱动电路，其特征在于，包括特征采集器、比较器、时序控制器以及栅极驱动器；所述栅极驱动器包括至少两级级联的移位寄存器单元，所述移位寄存器单元包括与第一下拉节点相连接的第一下拉模块，以及与第二下拉节点相连接的第二下拉模块；所述栅极驱动器设置有用于向所述第一下拉节点充电的第一上拉电压端，以及用于向所述第二下拉节点充电的第二上拉电压端；所述特征采集器连接下拉电压端以及所述比较器的第一输入端，所述特征采集器还连接所述第一上拉电压端或所述第二上拉电压端，用于对所述第一上拉电压端或所述第二上拉电压端的电压进行采集，并向所述比较器的第一输入端输出与所述第一下拉模块或所述第二下拉模块的电压特征相配的特征电压；所述比较器的第二输入端连接参考电压端，输出端与所述时序控制器相连接，用于将所述特征电压与所述参考电压端的参考电压进行比较；所述时序控制器还连接所述栅极驱动器，用于接收所述比较器的比较结果，且当所述比较结果为所述特征电压大于或等于所述参考电压时，所述时序控制器生成时序控制信号，以在所述时序控制信号的控制下使得所述第一上拉电压端和所述第二上拉电压端输出直流电压，所述第一下拉节点和所述第二下拉节点被同时充电，所述第一下拉模块和所述第二下拉模块均处于工作状态。2.根据权利要求1所述的显示驱动电路，其特征在于，特征采集器包括第一采集晶体管和第二采集晶体管；所述第一采集晶体管的第二极连接所述第二采集晶体管的第一极；所述第二采集晶体管的第一极连接所述下拉电压端，第二极与所述比较器的第一输入端相连接；所述第一采集晶体管的栅极和第一极连接所述第一上拉电压端，所述第二采集晶体管的栅极连接所述第一上拉电压端；或所述第一采集晶体管的栅极和第一极连接所述第二上拉电压端，所述第二采集晶体管的栅极连接所述第二上拉电压端。3.根据权利要求1所述的显示驱动电路，其特征在于，所述移位寄存器单元还包括上拉控制模块、上拉模块、复位模块、第一下拉控制模块以及第二下拉控制模块；所述上拉控制模块连接信号输入端和上拉节点，用于在所述信号输入端的控制下，将所述信号输入端的电压输出至所述上拉节点；所述上拉模块连接第一时钟信号输入端、所述上拉节点以及信号输出端，用于在所述上拉节点的控制下，将所述第一时钟信号输入端的信号输出至所述信号输出端；所述复位模块连接复位信号端、所述下拉电压端、上拉节点以及信号输出端，用于在所述复位信号端的控制下，分别将所述下拉节点和所述信号输出端的电位下拉至所述下拉电压端的电位；所述第一下拉控制模块连接所述第一上拉电压端、第二时钟信号输入端、所述复位信号端、所述上拉节点、所述第一下拉节点以及所述下拉电压端，用于在所述第二时钟信号输入端、所述复位信号端的控制下，将所述第一上拉电压端的电压输出至所述第一下拉节点，或者在所述上拉节点的控制下，将所述第一下拉节点的电位下拉至所述下拉电压端的电位；所述第二下拉控制模块连接所述第二上拉电压端、第二时钟信号输入端、所述复位信号端、所述上拉节点、所述第二下拉节点以及所述下拉电压端，用于在所述第二时钟信号输入端、所述复位信号端的控制下，将所述第二上拉电压端的电压输出至所述第二下拉节点，或者在所述上拉节点的控制下，将所述第二下拉节点的电位下拉至所述下拉电压端的电位；第一下拉模块还连接所述上拉节点、所述信号输出端以及所述下拉电压端，用于在所述第一下拉节点的控制下，分别将所述上拉节点以及信号输出端的电位下拉至所述下...

【专利技术属性】
技术研发人员：王峥，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11