用于先进沟道CMOS整合的方法、设备及系统技术方案

本发明专利技术涉及一种用于先进沟道CMOS整合的方法、设备及系统。至少一种所揭示的方法、设备及系统涉及半导体基材，可在该半导体基材上形成具有增强型电流驱动的NMOS及PMOS装置。形成具有增强型电子迁移率的第一基材。形成具有增强型电洞迁移率的第二基材。黏合该第一基材和该第二基材以供形成第三基材。在该第三基材上形成特征在于该增强型电子迁移率的第一沟道。在该第三基材上形成特征在于该增强型电洞迁移率的第二沟道。

【技术实现步骤摘要】

大体上，本专利技术涉及尖端半导体装置的制造，且更具体地说，是涉及使用先进沟道CMOS整合制作高迁移率PMOS及NMOS装置。
技术介绍
半导体装置的制造需要数个离散程序步骤以从半导体原料生成经封装材半导体装置。从半导体材料初始生长开始，历经半导体晶体切分成个别晶圆、制作阶段(蚀刻、掺杂、离子布植、或类似者)，到完整装置封装与最终测试等各种程序，是彼此不同且专用，此等程序可在含有不同控制方案的不同制造位置进行。大体上，目前实践的程序技术有多种，其中，对于包括场效晶体管等许多类型的复杂电路系统，鉴于运作速度及/或功率消耗及/或成本效益，MOS技术因特性优越，为目前最有前途的方法。在使用例如MOS技术制作复杂集成电路期间，数百万个晶体管，例如N沟道晶体管及/或P沟道晶体管，是在包括结晶半导体层的基材上形成。在制作N沟道MOS(NMOS)装置及/或P沟道MOS(PMOS)装置期间，设计师通常控制程序步骤以容许增大那些装置的电流驱动。对于NMOS装置，可增强电子流动以供增大电流驱动。对于PMOS装置，可增强“电洞”流动以供增大电流驱动。举例而言，通常形成应变硅层用来改善电荷粒子(即电子或电洞本文档来自技高网...

【技术保护点】
一种用于提供半导体底座结构的方法，其包含：形成具有增强型电子迁移率的第一基材；形成具有增强型电洞迁移率的第二基材；黏合该第一基材与该第二基材以供形成第三基材；在该第三基材上形成特征在于该增强型电子迁移率的第一沟道；以及在该第三基材上形成特征在于该增强型电洞迁移率的第二沟道。

【技术特征摘要】
2015.02.24 US 14/630,5291.一种用于提供半导体底座结构的方法，其包含：形成具有增强型电子迁移率的第一基材；形成具有增强型电洞迁移率的第二基材；黏合该第一基材与该第二基材以供形成第三基材；在该第三基材上形成特征在于该增强型电子迁移率的第一沟道；以及在该第三基材上形成特征在于该增强型电洞迁移率的第二沟道。2.根据权利要求1所述的方法，其更包含：在该第一沟道上形成NMOS装置；以及在该第二沟道上形成PMOS装置。3.根据权利要求2所述的方法，其中：形成该NMOS装置包含形成N沟道MOSFET；以及形成该PMOS装置包含形成P沟道MOSFET。4.根据权利要求1所述的方法，其中，形成该第一基材包含：形成磷化銦(InP)层；在该磷化銦层上面形成砷化铟镓(InGaAs)层；以及在该砷化铟镓层上面形成氧化铝(Al2O3)层。5.根据权利要求4所述的方法，其中，形成该第二基材包含：形成硅(Si)层；在该硅层上面形成硅锗(SiGe)层；在该硅锗层上方形成氧化硅(SiO2)层。6.根据权利要求5所述的方法，其中，黏合该第一基材与该第二基材以供形成该第三基材包含：在该第二基材上方以倒置组态安置该第一基材；以及移除该磷化銦层，其中，该第三基材包含该硅层、位在该硅层上方的该硅锗层、位在该硅锗层上方的该氧化硅层、位在氧化硅上方的该氧化铝层、以及位在该氧化铝层上方的该砷化铟镓层。7.根据权利要求6所述的方法，其更包含：在该第三基材的第一区上方沉积掩膜以供形成NMOS装置；在该第三基材上进行蚀刻程序以供形成用于形成PMOS装置的第二区；在该硅锗层上方沉积附加硅锗材料；电隔离该第一区与该第二区；形成位在该第一区上面的第一自对准接触部、以及位在该第一自对准接触部上面的第一中段接触部；以及形成位在该第二区上面的第二自对准接触部、以及位在该第二自对准接触部上面的第二中段接触部。8.根据权利要求7所述的方法，其中，电隔离该第一区与该第二区包含在该第一区与第二区之间形成浅隔离沟槽。9.根据权利要求8所述的方法，其更包含：在该第三基材的第一区上方沉积掩膜以供形成硅沟道NMOS及PMOS装置；以及在该第三基材上进行蚀刻程序以供形成第三区，其中，该硅锗层经蚀刻以曝露该硅层。10.一种半导体基材，其包含：具有增强型电子迁移率的第一基材部分；以及具有增强型电洞迁移率的第二基材部分；其中，该第一基材部分与该第二基材部分经黏合以形成特征在于该增强型电子迁移率...

【专利技术属性】
技术研发人员：S·班纳，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY