一种防止倒灌电流的升压电路制造技术

本发明专利技术涉及升压领域，尤其涉及一种防止倒灌电流的升压电路。升压电路具有开关端、输入端和输出端，升压电路包括：第一晶体管，藕接于输入端和输出端之间；第二晶体管，第二晶体管的漏极与第一晶体管的衬底端连接，第二晶体管的衬底端与第一晶体管的衬底端连接，第二晶体管的源极与开关端连接，第二晶体管的栅极接入一控制信号；防倒灌电流二极管，阳极与开关端连接，阴极与第一晶体管的衬底端连接；第三晶体管，第三晶体管的漏极与第一晶体管的衬底端连接，第三晶体管的衬底端与第一晶体管的衬底端连接，第三晶体管的源极与输出端连接，第三晶体管的栅极接入一控制信号。

【技术实现步骤摘要】

本专利技术涉及升压领域，尤其涉及一种防止倒灌电流的升压电路。
技术介绍
现有技术中，升压转换电路(BOOST)通常需要采用一个PMOS管连接在电路的输入端和输出端之间，如图1所示，如果采用这种电路进行升压，需要对该晶体管PMOS的衬底端Bulk加以控制，例如通过一衬底控制电路进行控制，以使衬底端电压为输入端或输出端中较高的电压，例如开关端SW或输出端，图1中，NMOS管和PMOS管需要由一驱动电路驱动导通或截止。图1中，采用衬底控制的升压转换电路在关机后，驱动电路会控制第四晶体管NMOS和第一晶体管PMOS都关断，而衬底控制电路(Body Control)会控制第二晶体管PS1导通，第三晶体管PS2关断，则PMOS整流管的衬底接到开关端SW。如图2所示，这种情形下，第一晶体管PMOS的衬底端Bulk和输出端之间寄生有一体二极管D0。由于是升压电路，在断电之后显然输出端电压Vout会高于输入端电压Vin+0.7V，此时会有较大的倒灌电流(几十毫安到几百毫安(mA))，流经体二极管D0从输出端流入到输入端，这会严重降低升压转换电路在系统应用中的效率。
技术实现思路
针对现有技术存在的问题呢，本专利技术提供了一种防止倒灌电流的升压电路，能够极大的提高升压转换电路在实际应用中的效率。本专利技术采用如下技术方案：一种防止倒灌电流的升压电路，所述升压电路具有开关端、输入端和输出端，所述升压电路包括：第一晶体管，所述第一晶体管的漏极与所述输入端连接，所述第一晶体管的源极与所述输出端连接，所述第一晶体管的栅极接入一使能信号，所述使能信号控制所述第一晶体管的导通与截止；第二晶体管，所述第二晶体管的漏极与所述第一晶体管的衬底端连接，所述第二晶体管的衬底端与所述第一晶体管的衬底端连接，所述第二晶体管的源极与所述开关端连接，所述第二晶体管的栅极接入一控制信号；防倒灌电流二极管，阳极与所述开关端连接，阴极与所述第一晶体管的衬底端连接；第三晶体管，所述第三晶体管的漏极与所述第一晶体管的衬底端连接，所述第三晶体管的衬底端与所述第一晶体管的衬底端连接，所述第三晶体管的源极与所述输出端连接，所述第三晶体管的栅极接入一控制信号；其中，所述第二晶体管与所述第三晶体管根据所述控制信号的控制导通与截止，以使所述第一晶体管的衬底端连接于所述开关端和所述输出端中电压较大的一端；以及当所述输出端的电压大于所述输入端的电压时，所述防倒灌电流二极管利用其单向导电性阻止所述输出端的电流流入所述输入端。优选的，所述升压电路还包括：衬底控制电路，分别与所述第二晶体管的栅极、所述第三晶体管的栅极连接，产生所述控制信号。优选的，所述升压电路还包括：比较单元，具有第一端、第二端和第三端，所述第一端与所述输入端连接，所述第二端与所述输出端连接，所述第三端与所述衬底控制电路连接，比较所述输入端的电压和所述输出端的电压，产生高电平或低电平；以及所述衬底控制电路根据所述高电平或所述低电平产生所述控制信号。优选的，所述第一晶体管为PMOS管，和/或所述第二晶体管为PMOS管，和/或所述第三晶体管为PMOS管。优选的，所述第一晶体管的漏极通过一电感与所述输入端连接。优选的，所述输出端与一接地端之间藕接有一输出电容。优选的，所述开关端与一接地端之间藕接有一第四晶体管，以及所述第四晶体管为NMOS管。优选的，所述升压电路还包括：驱动电路，分别与所述第一晶体管的栅极、所述第四晶体管的栅极连接，产生使能信号；以及所述第一晶体管和所述第四晶体管根据所述驱动电路产生的使
能信号导通与截止。优选的，所述比较单元包括：第一PMOS管，所述第一PMOS管的漏极与所述第一端连接，所述第一PMOS管的源极与所述第一PMOS管的栅极连接；第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第二端连接，所述第二PMOS管的源极通过一非门与所述第三端连接。优选的，所述比较单元还包括：第一NMOS管，所述第一NMOS管的源极通过一电阻与所述第一端连接，所述第一NMOS管的栅极与所述第二端连接；第二NMOS管，所述NMOS管的源极与所述第一NMOS管的漏极连接，所述第二NMOS管的栅极与所述第二NMOS管的源极连接；第三NMOS管，所述第三NMOS管的源极与所述第一PMOS管的源极连接，所述第三NMOS管的栅极与所述第二NMOS管的栅极连接，所述第三NMOS管的漏极与所述第二NMOS管的漏极连接；第四NMOS管，所述第四NMOS管的栅极与所述第三NMOS管的栅极连接，所述第四NMOS管的源极分别与所述第二PMOS管的源极连接，所述第四NMOS管的漏极分别与所述第三NMOS管的漏极、所述第二NMOS管的漏极连接；第五NMOS管，所述第五NMOS管的源极分别与所述第二NMOS管的漏极、所述第三NMOS管的漏极、所述第四NMOS管
的漏极连接，所述第五NMOS管的漏极接地；以及所述使能信号通过一非门接入所述第五NMOS管的栅极。本专利技术的有益效果是：本专利技术通过增加一比较单元比较输入电压和输出电压的值，从而产生控制信号控制第二、第三晶体管的导通与截止，并且与第二晶体管连接的防倒灌电流二极管，利用防倒灌电流二极管的单向导电性防止倒灌电流流向输入端，本专利技术的电路设计较为简单，便于实施，并且能够极大的提高升压转换电路在应用中的效率。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1-图2为现有技术升压转换电路的连接示意图；图3为本专利技术基于比较单元的升压转换电路的连接示意图；图4为本专利技术比较单元的电路原理图；图5为本专利技术一种防止倒灌电流的电路连接图。具体实施方式需要说明的是，在不冲突的情况下，下述技术方案，技术特征之
间可以相互组合。在一些低功耗模式(Low Power Mode)应用下，会出现输出端到输入端的倒灌电流，例如：要求升压在关机后，输出电压必须缓慢下降，即不允许存在由输出端Vout到地的快速放电通路。所以在关机后较长的一段时间内(几毫秒到几百毫秒)，输出端的电压Vout会高于输入端的电压Vin+0.7V，这会导致输出端到输入端出现较大的倒灌电流，直到输出端电压Vout下降到低于输入端电压Vin+0.7V。在一些便携式应用中，系统要求升压转换电路和充电泵交替给手机的显示芯片供电以提高整个系统的效率，如在供电电压较高时采用升压转换电路供电而关断充电泵；在供电电压较低时(输出端电压Vout仍然会大于输入端电压Vin+0.7V)会采用充电泵供电而关断升压转换电路，这个时候升压转换电路的输出端到输入端也会出现较大的倒灌电流。下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。针对上述问题，本实施例提供了一种防止倒灌电流的升压转换电路(可以简称为升压电路)，如图3所示，本实施例中的升压转换电路包括第一电感L0、输出电容Cout、第一晶体管PMOS、第二晶体管PS1、第三晶体管PS2和第四晶体管NMOS。第一电感L0，耦接于输入端VIN和开关端SW之间，输出电容Cout耦接于输本文档来自技高网...

【技术保护点】
一种防止倒灌电流的升压电路，其特征在于，所述升压电路具有开关端、输入端和输出端，所述升压电路包括：第一晶体管，所述第一晶体管的漏极与所述输入端连接，所述第一晶体管的源极与所述输出端连接，所述第一晶体管的栅极接入一使能信号，所述使能信号控制所述第一晶体管的导通与截止；第二晶体管，所述第二晶体管的漏极与所述第一晶体管的衬底端连接，所述第二晶体管的衬底端与所述第一晶体管的衬底端连接，所述第二晶体管的源极与所述开关端连接，所述第二晶体管的栅极接入一控制信号；防倒灌电流二极管，阳极与所述开关端连接，阴极与所述第一晶体管的衬底端连接；第三晶体管，所述第三晶体管的漏极与所述第一晶体管的衬底端连接，所述第三晶体管的衬底端与所述第一晶体管的衬底端连接，所述第三晶体管的源极与所述输出端连接，所述第三晶体管的栅极接入一控制信号；其中，所述第二晶体管与所述第三晶体管根据所述控制信号的控制导通与截止，以使所述第一晶体管的衬底端连接于所述开关端和所述输出端中电压较大的一端；以及当所述输出端的电压大于所述输入端的电压时，所述防倒灌电流二极管利用其单向导电性阻止所述输出端的电流流入所述输入端。

【技术特征摘要】
1.一种防止倒灌电流的升压电路，其特征在于，所述升压电路具有开关端、输入端和输出端，所述升压电路包括：第一晶体管，所述第一晶体管的漏极与所述输入端连接，所述第一晶体管的源极与所述输出端连接，所述第一晶体管的栅极接入一使能信号，所述使能信号控制所述第一晶体管的导通与截止；第二晶体管，所述第二晶体管的漏极与所述第一晶体管的衬底端连接，所述第二晶体管的衬底端与所述第一晶体管的衬底端连接，所述第二晶体管的源极与所述开关端连接，所述第二晶体管的栅极接入一控制信号；防倒灌电流二极管，阳极与所述开关端连接，阴极与所述第一晶体管的衬底端连接；第三晶体管，所述第三晶体管的漏极与所述第一晶体管的衬底端连接，所述第三晶体管的衬底端与所述第一晶体管的衬底端连接，所述第三晶体管的源极与所述输出端连接，所述第三晶体管的栅极接入一控制信号；其中，所述第二晶体管与所述第三晶体管根据所述控制信号的控制导通与截止，以使所述第一晶体管的衬底端连接于所述开关端和所述输出端中电压较大的一端；以及当所述输出端的电压大于所述输入端的电压时，所述防倒灌电流二极管利用其单向导电性阻止所述输出端的电流流入所述输入端。2.根据权利要求1所述的防止倒灌电流的升压电路，其特征在
\t于，所述升压电路还包括：衬底控制电路，分别与所述第二晶体管的栅极、所述第三晶体管的栅极连接，产生所述控制信号。3.根据权利要求2所述的防止倒灌电流的升压电路，其特征在于，所述升压电路还包括：比较单元，具有第一端、第二端和第三端，所述第一端与所述输入端连接，所述第二端与所述输出端连接，所述第三端与所述衬底控制电路连接，比较所述输入端的电压和所述输出端的电压，产生高电平或低电平；以及所述衬底控制电路根据所述高电平或所述低电平产生所述控制信号。4.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述第一晶体管为PMOS管，和/或所述第二晶体管为PMOS管，和/或所述第三晶体管为PMOS管。5.根据权利要求1所述的防止倒灌电流的升压电路，其特征在于，所述第一晶体管的漏极通过一电感与所述输入端连接。6...

【专利技术属性】
技术研发人员：曾子玉，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42