反相升降压型变换器驱动电路和方法技术

本公开涉及一种反相升降压型变换器驱动电路和方法，该驱动器电路包括：高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极‑漏极路径；以及低侧功率晶体管，具有耦合在第二节点和第三节点之间的源极‑漏极路径。高侧驱动电路具有配置为接收驱动信号的输入并且包括配置为驱动所述高侧功率晶体管的控制端子的输出。高侧驱动电路被配置作为电容性驱动器进行操作。低侧驱动电路具有配置为接收互补的驱动信号的输入并且包括配置为驱动所述低侧功率晶体管的控制端子的输出。低侧驱动电路被配置为作为电平移位驱动器进行操作。

【技术实现步骤摘要】

本公开总体上涉及升降压型变换器电路，并且更具体地涉及驱动电路和用于驱动反相升降压型变换器的方法。
技术介绍
DC/DC变换器电路被广泛用于电池供电的便携式设备。这样的设备的示例包括：智能电话、智能手表、相机、媒体播放器和许多其他便携式数字设备。为了延长电池寿命，本领域技术人员认识到需要在宽负载范围下的高效操作。在很多示例中，设备的整体效率受限于所包含的反相升降压型变换器的效率。此问题的原因是因为反相升降压型变换器中出现了较大的开关损耗，并且反相升降压型变换器需要更为复杂的驱动电路设计。相应地，本领域需要通过提升反相升降压型变换器的效率来最大化电池寿命。
技术实现思路
为了提升反相升降压型变换器的效率，公开了驱动器架构，该架构提供提升的轻负载效率。该架构针对高侧和低侧功率晶体管使用了不同的驱动技术。例如，高侧驱动器使用电容性驱动技术而低侧驱动器使用电平移位驱动技术。在实施例中，一种电路包括：高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极-漏极路径；低侧功率晶体管，具有耦合在第二节点和第三节点之间的源极-漏极路径；高侧驱动电路，具有配置为接收驱动信号的输入和配置为驱动所述高侧功率晶体管的控制端子的输出，所述高侧驱动电路包括电容性驱动器；以及低侧驱动电路，具有配置为接收互补的驱动信号的输入和配置为驱动所
述低侧功率晶体管的控制端子的输出，所述低侧驱动电路包括电平移位驱动器。在实施例中，一种方法包括：接收驱动信号；接收互补的驱动信号；响应于所述驱动信号，使用电容性驱动器电路驱动高侧功率晶体管的控制端子，高侧功率晶体管具有耦合在第一节点和第二节点之间的源极-漏极路径；以及响应于所述互补的驱动信号，使用电平移位驱动器电路驱动低侧功率晶体管的控制端子，低侧功率晶体管具有耦合在第二节点和第三节点之间的源极-漏极路径。附图说明为了更全面的理解本公开及其优点，下面参照附图进行描述，其中：图1是反相升降压型变换器电路的电路图；图2是示出了反相升降压型变换器的驱动操作的电路图；图3示出了图2的驱动器的轻负载的工作波形；图4是示出了反相升降压型变换器的驱动操作的电路图；图5示出了图4的驱动器的轻负载的工作波形；图6是图2和图4中示出的驱动器的比较电感器和Rdson功率损耗相对于负载的曲线。图7是比较图2和图4中示出的驱动器的效率的曲线；图8是示出了反相升降压型变换器的驱动操作的电路图；图9示出了图8的驱动器的轻负载的工作波形；以及图10是比较图4和图8中示出的驱动器的效率的曲线。具体实施方式现在参照图1，图1示出了同步型的反相升降压型变换器电路10的电路图。该电路包括脉宽调制(PWM)控制电路(控制模块)12、驱动器电路14、功率MOS电路16和负载电路(LC)18。控制电路12包括振荡器电路(OSC)19，荡器电路(OSC)19
配置为生成锯齿振荡信号和脉冲振荡信号。两个信号具有相同频率。脉冲振荡信号被施加至控制逻辑电路23，用作例如时序(时钟)参考信号。电流到电压转换电路(I到V)21将感测的电流信号20转换成电压信号22。电压信号22之后被加至(通过求和电路24)至锯齿振荡信号，以生成斜坡信号26。斜坡信号26被施加至比较器(Comp)33的第一输入。分压器电路28接收到参考电压VREF并且生成分压的参考信号30。分压器电路28耦合在参考电压和输出节点Vo2之间。分压的参考信号30传输经过跨导放大器(Gm)31，以生成参考信号32，该参考信号32被施加至比较器(Comp)33的第二输入。比较器(Comp)33比较斜坡信号26与参考信号32，以生成施加至控制逻辑23的占空比控制信号34。控制逻辑23根据脉冲振荡信号处理占空比控制信号34，以输出第一PWM控制信号36(用于高侧驱动)和第二PWM控制信号38(用于低侧驱动)。这些信号36和38可以称为DRV和DRV(逆)。驱动器电路14接收第一控制信号36和第二控制信号38并生成高侧控制信号44和低侧控制信号46。在驱动器电路14的实施例的示例中，第一控制信号36和第二控制信号38通过电平移位电路40和驱动放大器42进行处理以分别生成高侧控制信号44和低侧控制信号46。如本文中将要描述的，这种实施方式会参照图2更为详尽地示出。还应注意，在其他实施例中，如本文中将要描述的，驱动器电路14还可以如图4或图8进行实施。对图1的驱动器电路14的参考相应地覆盖图2、图4和图8中示出的每个实施方式。功率MOS电路16包括高侧驱动晶体管(MHS)和低侧驱动晶体管(MLS)，其源极-漏极路径在节点LX2处串联连接在节点LX2输入电压节点VIN和输出节点Vo2之间。晶体管MHS和MLS是n型功率MOSFET器件。更具体地，在实施例中，晶体管MHS和LHS是功率NDMOS器件。高侧晶体管MHS被配置为由高侧控制信号44控制，而低侧晶体管MLS被配置为由低侧控制信号46控制。由晶体管的串联连接的源极-漏极路径形成的电路路径中的电流由电流
感测电路48感测。电流感测电路的输出包括施加至I到V电路21的输入的信号20。负载电路18包括耦合在节点LX2和诸如接地(GND)的参考电源节点之间的负载电感(表示为电阻分量Rind和电感分量L2)。负载电路18进一步包括耦合在输出节点Vo2和接地参考电源节点之间的负载电容(表示为电阻分量Rc和电容分量CL)。负载电路18进一步包括耦合在输出节点Vo2和接地参考电源节点之间的负载电阻(表示为电阻分量RL)。对应于控制电路12、驱动器电路14、功率MOS电路16和负载电路18，反相升降压型变换器10的功率损耗可以分为四部分。所以，存在基本控制模块损耗、驱动器损耗、功率MOS损耗和负载(电感器)损耗。在这些损耗中，功率MOS损耗由传导损耗和开关损耗组成。可以根据如下等式表示功率损耗：Ploss＝VIN×Iq+Ploss，driver+Ploss，switch+Ploss，rdson+Ploss，ind (1)在等式(1)中，由于驱动速度和功率MOS相同，因此可以假设VIN×Iq和Ploss，switch均不变。所以，适合仅分析如下损耗：电感损耗：Ploss，ind＝Iind，rms2×Rind (2)漏极到源极电阻传导损耗(Rdson)：Ploss，rdson＝Ihighside，rms2×Rdson，MHS+Ilowside，rms2×Rdson，MLS…(3)驱动器损耗：Ploss，driver＝Ploss，driver，quie+Ploss，driver，switch (4)在等式(2)-等式(4)中，Ploss，driver，quie是驱动器静态损耗，Ploss，driver，switch
是驱动器开关损耗，Rdson，MHS是高侧功率MOS传导电阻值，Rdson，MLS是低侧功率MOS传导电阻值，以及Rind是电感器内阻。当考虑便携式设备应用时，使用小包装的电感器，且其内阻会较大。在这种情况下，电感器损耗会成为构成总损耗的显著部分。现在参照图2，图2示出了图1的反相升降压型变换器10的驱动操作，其中示出了附加的电路细节。非连续模式检测(DMD)模块80用于检测当低侧功率MOS MLS导通而高侧功率本文档来自技高网...

【技术保护点】
一种电路，包括：高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极‑漏极路径；低侧功率晶体管，具有耦合在所述第二节点和第三节点之间的源极‑漏极路径；高侧驱动电路，具有配置为接收驱动信号的输入和配置为驱动所述高侧功率晶体管的控制端子的输出，所述高侧驱动电路包括电容性驱动器；以及低侧驱动电路，具有配置为接收互补的驱动信号的输入和配置为驱动所述低侧功率晶体管的控制端子的输出，所述低侧驱动电路包括电平移位驱动器。

【技术特征摘要】
1.一种电路，包括：高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极-漏极路径；低侧功率晶体管，具有耦合在所述第二节点和第三节点之间的源极-漏极路径；高侧驱动电路，具有配置为接收驱动信号的输入和配置为驱动所述高侧功率晶体管的控制端子的输出，所述高侧驱动电路包括电容性驱动器；以及低侧驱动电路，具有配置为接收互补的驱动信号的输入和配置为驱动所述低侧功率晶体管的控制端子的输出，所述低侧驱动电路包括电平移位驱动器。2.根据权利要求1所述的电路，其中所述第一节点被耦合以接收正电源电压，以及所述第三节点被配置为输出负电源电压，所述电路进一步包括在所述第三节点和所述第二节点之间耦合的接地负载电路。3.根据权利要求1所述的电路，其中所述电容性驱动器包括：第一半桥驱动器，具有响应于所述驱动信号的输入；以及第一自举电容器，耦合在所述第一半桥驱动器的输出和所述高侧功率晶体管的所述控制端子之间；以及其中所述电平移位驱动器包括：电平移位电路，具有响应于所述互补的驱动信号的输入；以及第二半桥驱动器，具有响应于所述电平移位电路的输出的输入和耦合至所述低侧功率晶体管的所述控制端子的输出。4.根据权利要求3所述的电路，其中所述电平移位驱动器进一步包括调节器电路，所述调节器电路被配置为生成钳位电压，从而
\t向所述电平移位电路和所述第二半桥驱动器供应功率。5.根据权利要求3所述的电路，其中所述电容性驱动器进一步包括：反相电路，被配置为反相所述第一半桥驱动器的输出；第二自举电容器，耦合在所述反相电路的输出和第四节点之间；以及晶体管，具有耦合在所述高侧功率晶体管的所述控制端子和所述第二节点之间的源极-漏极路径，所述晶体管具有耦合至所述第四节点的控制端子。6.根据权利要求5所述的电路，其中所述电容性驱动器进一步包括：开关晶体管，具有耦合在所述第一自举电容器和所述高侧功率晶体管的控制端子之间的源极漏极路径，其中所述开关晶体管的控制端子耦合至所述第一节点。7.根据权利要求6所述的电路，其中所述电容性驱动器进一步包括二极管，所述二极管耦合在所述第一节点和第五节点之间，所述第五节点定位在所述第一自举电容器和所述开关晶体管之间。8.根据权利要求5所述的电路，其中所述电容性驱动器进一步包括钳位电路，所述钳位电路耦合在所述晶体管的所述控制端子和所述第二节点之间。9.根据权利要求1所述的电路，进一步包括脉宽调制(PWM)控制电路，所述脉宽调制(PWM)控制电路被配置为生成所述驱动信号和所述互补的驱动信号作为PWM信号。10.根据权利要求9所述的电路，进一步包括反馈电路，所述反馈电路耦合在所述第三节点...

【专利技术属性】
技术研发人员：张海波，黄令华，
申请(专利权)人：意法半导体研发深圳有限公司，
类型：发明
国别省市：广东;44