用于对脉冲宽度调制PWM信号滤波的滤波电路制造技术

本公开的实施例涉及用于脉冲宽度调制信号的滤波电路。用于对脉冲宽度调制(PWM)信号进行滤波的滤波电路包括：D触发器，具有被配置为被耦合到逻辑高信号的输入端子，并且具有被耦合到滤波电路的输出端子的输出端子；以及被耦合在滤波电路的输入端子和D触发器之间的电路，该电路被配置为：针对具有在预定范围内的占空比的PWM信号的第一脉冲：在D触发器的时钟端子处生成正脉冲作为D触发器的时钟信号；以及在D触发器的复位端子处生成负脉冲作为D触发器的复位信号，其中正脉冲的上升沿与负脉冲的下降沿之间的持续时间等于PWM信号的第一脉冲的持续时间。

【技术实现步骤摘要】
用于对脉冲宽度调制PWM信号滤波的滤波电路
本技术大体上涉及数字滤波电路，并且在特定实施例中，涉及用于对脉冲宽度调制(PWM)信号进行滤波的数字滤波电路。
技术介绍
脉冲宽度调制(PWM)信号被常用于电气和电子系统中。通过改变(例如调制)PWM信号的(例如，周期性方波序列的)占空比，可以在波形的变化的占空比中携带信息。PWM信号可以被用于在许多种的系统中(诸如控制系统，功率系统，音频系统等)来承载控制信号或数字信息(例如，速度/音频信息)。本文中PWM信号中的波形也可以被称为方波或脉冲，并且PWM信号被认为包括多个脉冲(或多个方波)。在一些应用中，诸如在高频D类放大器应用中，由PWM调制器生成的PWM信号可能具有其占空比在预定范围之外的脉冲，其中，预定范围例如可以在约2％和约98％之间。例如，一些脉冲可能具有太高(例如，大于约98％)或太低(例如，小于2％)的占空比。具有预定范围之外的占空比的脉冲可能导致针对系统中的后续处理的问题。例如，具有太低占空比的脉冲可能无法正确地设置或复位数字系统中的寄存器，这可能导致系统的输出电平中的错误。因此，对PWM信号的脉冲滤波以移除具有在预定范围之外的占空比的脉冲可以是有利的。用于PWM信号的滤波电路的设计中存在挑战。例如，简单的RC滤波器可能不能够移除PWM信号中具有在预定范围之外的占空比的所有脉冲。另外，RC滤波器可能将失真引入到经滤波的脉冲中，从而使脉冲的形状失真(例如，改变脉冲的宽度)。针对诸如高频D类放大器应用的应用，PWM信号的经滤波的脉冲中的失真可能会严重地降低系统性能。因此，在本领域中需要能够在几乎不或不对经滤波的脉冲引入失真的同时，可靠地移除具有在预定范围之外的占空比的PWM信号的脉冲的滤波电路。
技术实现思路
在一些实施例中，用于对脉冲宽度调制(PWM)信号进行滤波的滤波电路包括：D触发器，D触发器具有被配置为被耦合到逻辑高信号的输入端子，并且具有被耦合到滤波电路的输出端子的输出端子；以及被耦合在滤波电路的输入端子和D触发器之间的电路，该电路被配置为：针对具有在预定范围内的占空比的PWM信号的第一脉冲：在D触发器的时钟端子处生成正脉冲作为D触发器的时钟信号；以及在D触发器的复位端子处生成负脉冲作为D触发器的复位信号，其中正脉冲的上升沿与负脉冲的下降沿之间的持续时间等于PWM信号的第一脉冲的持续时间。根据实施例，其中D触发器被配置为：使用时钟信号和复位信号，在D触发器的输出端子处生成输出脉冲，输出脉冲与PWM信号的第一脉冲相对应，并且具有与第一脉冲相同的持续时间。根据实施例，其中电路被配置为：针对具有在预定范围之外的占空比的PWM信号的第二脉冲：停止生成正脉冲或停止生成负脉冲，从而防止D触发器生成与PWM信号的第二脉冲相对应的输出脉冲。根据实施例，其中预定范围基本上是相对于百分之零占空比和百分之一百占空比之间的整个范围居中的。根据实施例，其中D触发器的时钟信号是上升沿有效的，并且D触发器的复位信号是低有效的。根据实施例，其中PWM信号包括具有在预定范围内的占空比的第一多个正脉冲，其中针对第一多个正脉冲中的每个正脉冲：在D触发器的复位信号被电路生成之前，D触发器的时钟信号被电路生成。根据实施例，其中PWM信号包括第一多个负脉冲，其中针对第一多个负脉冲中的每个负脉冲：在D触发器的复位信号被电路生成之后，D触发器的时钟信号被电路生成。根据实施例，其中电路包括：具有第一预定延迟的第一延迟线，第一延迟线的输入被耦合到滤波电路的输入端子；第一反相器，第一反相器的输入被耦合到第一延迟线的输出；第一与门，第一与门的第一输入被耦合到第一反相器的输出，第一与门的第二输入被耦合到第一延迟线的输出；以及第二与门，第二与门的第一输入被耦合到第一与门的输出，第二与门的第二输入被耦合到滤波电路的输入端子，并且第二与门的输出被耦合到D触发器的时钟端子。根据实施例，其中电路进一步包括被耦合在第一反相器的输出与第一与门的第一输入之间的一个或多个缓冲器。根据实施例，其中电路进一步包括：具有第二预定延迟的第二延迟线，第二延迟线的输入被耦合到滤波电路的输入端子；第二反相器，第二反相器的输入被耦合到第二延迟线的输出；第三反相器，第三反相器的输入被耦合到第二反相器的输出；与非门，与非门的第一输入被耦合到第二反相器的输出，与非门的第二输入被耦合到第三反相器的输出；以及或门，或门的第一输入被耦合到与非门的输出，或门的第二输入被耦合到滤波电路的输入端子，并且或门的输出被耦合到D触发器的复位端子。根据实施例，其中电路进一步包括被耦合在第二反相器的输出与第三反相器的输入之间的一个或多个缓冲器。在一些实施例中，用于对脉冲宽度调制(PWM)信号进行滤波的滤波电路，该滤波电路包括：D触发器；被耦合在滤波电路的输入端子与D触发器的输入时钟端子之间的第一电路，其中第一电路包括：第一延迟线；第一反相器；第一与门；以及第二与门，其中第一延迟线被耦合在滤波电路的输入端子与第一反相器之间，第一反相器被耦合在第一延迟线与第一与门的第一输入之间，并且第一与门的第二输入被耦合到第一延迟线的输出，其中第二与门的第一输入被耦合到滤波电路的输入端子，第二与门的第二输入被耦合到第一与门的输出，并且第二与门的输出被耦合到D触发器的输入时钟端子。该滤波电路还包括被耦合在滤波电路的输入端子与D触发器的复位端子之间第二电路，其中该第二电路包括：第二延迟线；第二反相器；第三反相器；与非门；以及或门，其中第二延迟线被耦合在滤波电路的输入端子与第二反相器之间，第三反相器被耦合在第二反相器与与非门的第一输入之间，并且与非门的第二输入被耦合到第二反相器的输出，其中或门的第一输入被耦合到滤波电路的输入端子，或门的第二输入被耦合到与非门的输出，并且或门的输出被耦合到D触发器的复位端子。根据实施例，其中D触发器的输入端子被配置为被耦合到逻辑高信号。根据实施例，其中D触发器的输入时钟端子被配置为接受具有有效的上升沿的时钟信号，并且D触发器的复位端子被配置为接受具有有效的低电压电平的复位信号。根据实施例，其中第一电路进一步包括一个或多个缓冲器，其中一个或多个缓冲器串联地被耦合在第一反相器与第一与门的第一输入之间。根据实施例，其中第二电路进一步包括一个或多个缓冲器，其中一个或多个缓冲器串联地被耦合在第二反相器与第三反相器之间。附图说明在附图和以下描述中阐述了本技术的一个或多个实施例的细节。根据说明书和附图以及权利要求书，本技术的其他特征、目的和优点将显而易见。在附图中，各个附图里的相同的附图标记通常指定相同的组件部分，为了简洁起见，通常将不对其进行重新描述。为了更全面地理解本技术，现在参考以下结合附图的描述，其中：图1图示了一个实施例中的、用于对PWM信号进行滤波的滤波电路的示意图；图2图示了一个实施例中的、使用图1的滤波电路的功率系统的功能框图；图3是图示了一个实施例中的、由图1的滤波电路本文档来自技高网...

【技术保护点】
1.一种用于对脉冲宽度调制PWM信号滤波的滤波电路，其特征在于，所述滤波电路包括：/nD触发器，所述D触发器的输入端子被配置为被耦合到逻辑高信号，所述D触发器的输出端子被耦合到所述滤波电路的输出端子；以及/n被耦合在所述滤波电路的输入端子和所述D触发器之间的电路，所述电路被配置为：针对具有在预定范围内的占空比的所述PWM信号的第一脉冲：/n在所述D触发器的时钟端子处生成正脉冲作为所述D触发器的时钟信号；以及/n在所述D触发器的复位端子处生成负脉冲作为所述D触发器的复位信号，其中所述正脉冲的上升沿与所述负脉冲的下降沿之间的持续时间等于所述PWM信号的所述第一脉冲的持续时间。/n

【技术特征摘要】
20191030 US 16/669,1541.一种用于对脉冲宽度调制PWM信号滤波的滤波电路，其特征在于，所述滤波电路包括：
D触发器，所述D触发器的输入端子被配置为被耦合到逻辑高信号，所述D触发器的输出端子被耦合到所述滤波电路的输出端子；以及
被耦合在所述滤波电路的输入端子和所述D触发器之间的电路，所述电路被配置为：针对具有在预定范围内的占空比的所述PWM信号的第一脉冲：
在所述D触发器的时钟端子处生成正脉冲作为所述D触发器的时钟信号；以及
在所述D触发器的复位端子处生成负脉冲作为所述D触发器的复位信号，其中所述正脉冲的上升沿与所述负脉冲的下降沿之间的持续时间等于所述PWM信号的所述第一脉冲的持续时间。


2.根据权利要求1所述的滤波电路，其特征在于，所述D触发器被配置为：使用所述时钟信号和所述复位信号，在所述D触发器的所述输出端子处生成输出脉冲，所述输出脉冲与所述PWM信号的所述第一脉冲相对应，并且具有与所述第一脉冲相同的持续时间。


3.根据权利要求2所述的滤波电路，其特征在于，所述电路被配置为：针对具有在所述预定范围之外的占空比的所述PWM信号的第二脉冲：
停止生成所述正脉冲或停止生成所述负脉冲，从而防止所述D触发器生成与所述PWM信号的所述第二脉冲相对应的输出脉冲。


4.根据权利要求1所述的滤波电路，其特征在于，所述预定范围基本上是相对于百分之零占空比和百分之一百占空比之间的整个范围居中的。


5.根据权利要求1所述的滤波电路，其特征在于，所述D触发器的所述时钟信号是上升沿有效的，并且所述D触发器的所述复位信号是低有效的。


6.根据权利要求1所述的滤波电路，其特征在于，所述PWM信号包括具有在所述预定范围内的占空比的第一多个正脉冲，其中针对所述第一多个正脉冲中的每个正脉冲：
在所述D触发器的所述复位信号被所述电路生成之前，所述D触发器的所述时钟信号被所述电路生成。


7.根据权利要求1所述的滤波电路，其特征在于，所述PWM信号包括第一多个负脉冲，其中针对所述第一多个负脉冲中的每个负脉冲：
在所述D触发器的所述复位信号被所述电路生成之后，所述D触发器的所述时钟信号被所述电路生成。


8.根据权利要求1所述的滤波电路，其特征在于，所述电路包括：
具有第一预定延迟的第一延迟线，所述第一延迟线的输入被耦合到所述滤波电路的所述输入端子；
第一反相器，所述第一反相器的输入被耦合到所述第一延迟线的输出；
第一与门，所述第一与门的第一输入被耦合到所述第一反相器的输出，所述第一与门的第二输入被耦合到所述第一延迟线的所述输出；以及
第二与门，所述第二与门的第一输入被耦合到所述第一与门的输出，所述第二与门的第二输入被耦合到所述滤波电路的所述输入端子，并且所述第二与门的输出被耦合到所述D触发器的所述时钟端子。


9.根据权利要求8所述的滤波电路，其特征在于，所述电路进一步包括被耦合在所述第一反相器的所述输出与所述第一与门的所述第一输入之间的一个或多...

【专利技术属性】
技术研发人员：林鸿武，
申请(专利权)人：意法半导体研发深圳有限公司，
类型：新型
国别省市：广东;44