开关模块及其控制方法技术

本发明专利技术提供了一种开关模块及其控制方法，开关模块包括CMOS开关和控制电路，CMOS开关包括栅极、源极、漏极和衬底，控制电路包括第一开关、第二开关、第一电阻、栅极关断信号输入端、栅极导通信号输入端和控制模块；控制模块与第一开关和第二开关的控制端连接，用于控制第一开关断开、第二开关闭合，使栅极导通信号输入端通过所述第一电阻向栅极输入栅极导通信号，以控制CMOS开关导通，或者，控制第一开关闭合、第二开关断开，使栅极关断信号输入端向栅极输入栅极关断信号，以控制CMOS开关关断，从而可以减小高频信号的衰减，且能够避免第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

【技术实现步骤摘要】

本专利技术涉及半导体开关
，更具体地说，涉及一种。
技术介绍
现有的电路如AC/DC采样电路中经常采用CMOS开关作为控制模拟信号通路的开关。但是，当CMOS开关作为控制尚频?目号通路的开关时，CM0S开关本身的寄生电容会对尚频信号造成衰减，影响高频信号的质量。如图1所示，现有的CMOS开关包括栅极G、源极S、漏极D和衬底B。虽然理想情况下，CMOS开关的寄生电容为零，但是，实际情况中，栅极G和源极S之间会具有寄生电容Cgs，栅极G和漏极D之间会具有寄生电容Cgd。由于源极S和漏极D之间的寄生电容Cds较小且对于CMOS开关导通时的负面影响较小，因此，可以忽略不计。当CMOS开关作为控制高频信号通路的开关时，栅极G和源极S之间的寄生电容Cgs以及栅极G和漏极D之间的寄生电容Cgd会对源极S输入的高频信号的高频部分造成衰减。基于此，如何减小CMOS开关中的寄生电容对高频信号的衰减，是本领域技术人员亟待解决的问题之一。
技术实现思路
有鉴于此，本专利技术提供了一种开关申旲块及其控制方法，以减小CMOS开关中的寄生电容对高频信号的衰减。为实现上述目的，本专利技术提供如下技术方案:—种开关模块，所述开关模块包括CMOS开关和控制电路，所述CMOS开关包括栅极、源极、漏极和衬底，所述控制电路包括第一开关、第二开关、第一电阻、栅极关断信号输入端、栅极导通信号输入端和控制模块；所述栅极关断信号输入端与所述第一开关的输入端连接，所述第一开关的输出端与所述栅极连接;所述栅极导通信号输入端与所述第二开关的输入端连接，所述第二开关的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述栅极连接；所述控制模块与所述第一开关和第二开关的控制端连接，用于控制所述第一开关断开、第二开关闭合，使所述栅极导通信号输入端通过所述第一电阻向所述栅极输入栅极导通信号，以控制所述CMOS开关导通，或者，控制所述第一开关闭合、第二开关断开，使所述栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。优选的，所述控制电路还包括第三开关、第四开关、第二电阻、衬底关断信号输入端和衬底导通信号输入端；所述衬底关断信号输入端与所述第三开关的输入端连接，所述第三开关的输出端与所述衬底连接，所述衬底导通信号输入端与所述第四开关的输出端连接，所述第四开关的输出端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述衬底连接，且所述第三开关和第四开关的控制端与所述控制模块连接；所述控制模块还用于在所述CMOS开关导通时，控制所述第三开关断开、第四开关闭合，以使所述衬底关断信号输入端向所述衬底输入衬底关断信号，在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开，以使所述衬底导通信号输入端通过所述第二电阻向所述衬底输入衬底导通信号，以使所述衬底的电压与所述源极电压或漏极电压相同。优选的，所述控制电路还包括第三开关、第四开关和衬底关断信号输入端；所述衬底关断信号输入端与所述第三开关的输入端连接，所述第三开关的输入端与所述衬底连接，所述第四开关的输入端与所述源极或漏极连接、输出端与所述衬底连接，且所述第三开关和第四开关的控制端与所述控制模块连接；所述控制模块还用于在所述CMOS开关导通时，控制所述第三开关断开、第四开关闭合，以使所述衬底关断信号输入端向所述衬底输入衬底关断信号;在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开，以使所述衬底的电压与所述源极或漏极的电压相同。优选的，所述第一开关和第三开关为PMOS晶体管，所述第二开关和第四开关为NMOS晶体管；或者，所述第一开关和第三开关为匪OS晶体管，所述第二开关和第四开关为PMOS晶体管；其中，所述第一开关至第四开关的输入端为所述匪OS晶体管或PMOS晶体管的源极、输出端为所述NMOS晶体管或PMOS晶体管的漏极、控制端为所述NMOS晶体管或PMOS晶体管的栅极。优选的，所述第一电阻和第二电阻的阻值根据所述源极输入的模拟信号的最高频率计算得出。优选的，所述CMOS开关为PMOS晶体管或NMOS晶体管。优选的，所述源极与模拟信号输入端连接，所述漏极与负载连接，所述模拟信号输入端用于向所述源极输入模拟信号。—种开关模块的控制方法，应用于如上所述的开关模块，所述控制方法包括:控制第一开关断开、第二开关闭合，使栅极导通信号输入端向栅极输入栅极导通信号，以控制所述CMOS开关导通；控制所述第一开关闭合、第二开关断开，使栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。优选的，还包括:在所述CMOS开关导通时，控制第三开关断开、第四开关闭合；在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开。与现有技术相比，本专利技术所提供的技术方案具有以下优点:本专利技术所提供的，通过控制第一开关断开、第二开关闭合，使栅极导通信号输入端向栅极输入栅极导通信号控制CMOS开关导通，由于CMOS开关的栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，因此，可以减小高频信号的衰减；通过控制第一开关闭合、第二开关断开，使栅极关断信号输入端向栅极输入栅极关断信号控制CMOS开关关断，由于栅极关断信号输入端和栅极之间没有额外的电阻，因此，可以避免增加的第一电阻影响CMOS开关关断时的信号阻绝能力的问题。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有的一种CMOS开关的示意图；图2为本专利技术的实施例一提供的开关模块的电路结构示意图；图3为本专利技术的实施例二提供的开关模块的电路结构示意图；图4为本专利技术的实施例三提供的开关模块的电路结构示意图；图5为本专利技术的实施例四提供的开关模块的控制方法的流程图；图6为本专利技术的实施例五提供的开关模块的控制方法的流程图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一本实施例提供了一种CMOS开关的控制电路，该CMOS开关主要用于控制模拟信号的通路，例如，其可以用于控制SERDES系统内的信号通路，也可以作为AC/DC采样电路的开关等。如图2所示，该CMOS开关包括栅极G、源极S、漏极D和衬底B，该控制电路包括第一开关K1、第二开关K2、第一电阻R1、栅极关断信号输入端VDD1、栅极导通信号输入端VSSl和控制模块(图中未示出)。[00当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种开关模块，其特征在于，所述开关模块包括CMOS开关和控制电路，所述CMOS开关包括栅极、源极、漏极和衬底，所述控制电路包括第一开关、第二开关、第一电阻、栅极关断信号输入端、栅极导通信号输入端和控制模块；所述栅极关断信号输入端与所述第一开关的输入端连接，所述第一开关的输出端与所述栅极连接；所述栅极导通信号输入端与所述第二开关的输入端连接，所述第二开关的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述栅极连接；所述控制模块与所述第一开关和第二开关的控制端连接，用于控制所述第一开关断开、第二开关闭合，使所述栅极导通信号输入端通过所述第一电阻向所述栅极输入栅极导通信号，以控制所述CMOS开关导通，或者，控制所述第一开关闭合、第二开关断开，使所述栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐希，陈峰，夏洪锋，陶成，
申请(专利权)人：龙迅半导体合肥股份有限公司，
类型：发明
国别省市：安徽;34