一种低功耗存储器的装置和方法制造方法及图纸

本发明专利技术公开了一种低功耗存储器的装置和方法，包括：使能信号连接所述第一非门输入端进行取反，输出端连接第一与非门第一端；地址切换信号连接第一或门第一端，第二或非门输出信号连接至第一或门第二端与地址切换信号相与，输出信号连接至第一与非门第二端；读使能信号连接至第一或非门第一端，延时信号连接至第一或非门第二端，第一或非门输出信号连接至第二或非门第二端，第一与非门输出信号连接至第二或非门第一端，第二或非门输出信号连接至第一或门第二端；第一与非门输出信号连接至第二非门进行取反操作，并取反后信号连接至第三非门再次进行取反操作。本发明专利技术有效降低存储器的工作消耗，提高存储器性能。

【技术实现步骤摘要】

本专利技术涉及存储器
，尤其涉及一种低功耗存储器的装置和方法。
技术介绍
随着集成电路系统设计规模的不断加大，系统中会存在大量的数据处理单元，而对应每个数据处理单元都会采用对应的数据存储单元来进行数据的保存。然而，随着数据存储器的需求不断加大，它所带来的功耗也在不断增加，有时甚至超过60％，因此，降低存储器功耗已经成为当今集成电路设计当中一个不可忽视的问题。
技术实现思路
本专利技术的目的在于提出一种低功耗存储器的装置和方法，能够有效，降低存储器的功率损耗，提高存储器性能。为达此目的，本专利技术采用以下技术方案：首先，一种低功耗存储器的装置，包括：第一非门、第二非门、第三非门、第一与非门、第一或门、第一或非门、第二或非门及延时单元；所述第一非门的输入端连接芯片使能输入端，输出端连接所述第一与非门的第一端，用于传递反向使能信号；所述第一或门的第一端连接于地址切换信号输入端，第二端与所述第二或非门输出端相连，所述第一或门输出端与所述第一与非门第二端相连，用于传递或信号；所述第一与非门输出端与所述第二非门输入端、所述第二或非门第一端相连，用于传递所述反向使能信号及或信号相与后的信号；所述第一或非门的第一端连接读使能信号输入端，第二端连接延时单元信号输入端，输出端与所述第二或非门的第二输出端相连，用于传递读使能信号与延时信号的或非信号；所述第二非门的输入端与所述第三非门的输入端相连，用于传递取反后的或信号，所述第三非门的输出端为或信号取反后的再次取反信号，输出为待机信号。进一步的，所述延时单元输入端接收所述读使能信号，输出端与所述第一或非门第二端相连。进一步的，所述使能信号、读使能信号及地址切换信号为装置内部信号。进而，一种低功耗存储器的方法，包括：将使能信号施加到第一非门输入端并进行反相处理，经反相处理后输出端给第一与非门的第一端；将地址切换信号施加到所述第一或门的第一端，将第二或非门的输出信号输出给所述第一或门的第二端并与所述地址切换信号进行或操作，所得的输出信号输出给所述第一与非门的第二端；将所述读使能信号连接至所述第一或非门的第一端，将所述延时信号连接至所述第一或非门的第二端，将所述第一或非门输出信号连接至所述第二或非门的第二端，将所述第一与非门的输出信号连接至所述第二或非门的第一端，将所述第二或非门输出信号连接至所述第一或门的第二端；将所述第一与非门的输出信号连接至所述第二非门进行取反操作，并将取反后的信号连接至所述第三非门再次进行取反操作后，输出待机信号。进一步的，将所述读使能信号加载至所述延时单元的输入端，所述延时单元输出端信号即为延时信号。进一步的，所述使能信号、读使能信号及地址切换信号产生来之装置内部。本专利技术提供的一种低功耗存储器的装置和方法，通过利用存储器芯片内部使能信号、地址切换信号及读使能信号，采用逻辑门控制方式能够有效降低存储器工作消耗，提高存储器性能。附图说明图1是本专利技术实施例一提供的一种低功耗存储器的装置结构示意图。图2是本专利技术实施例二提供的一种低功耗存储器的方法流程图。图3是本专利技术实施例提供的一种低功耗存储器的方法的波形图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图1是本专利技术具体实施方式1提供的一种低功耗存储器的装置结构示意图。包括：第一非门01、第二非门02、第三非门03、第一与非门04、第一或门05、第一或非门06、第二或非门07及延时单元08；所述第一非门01的输入端与芯片使能输入端相连，接收芯片使能信号CEB，输出端连接所述第一与非门04的第一端，用于传递反向使能信号CEB；此时所述第一与非门04第一端输入信号为所述第一或门05第一端与地址切换输入端相连，用于接收地址切换信号ATD，第二端与所述第二或非门07输出相连，输出端与所述第一与非门04第二端相连，用于传递或信号；此时，所述第一与非门04输出端与所述第二非门02输入端、所述第二或非门07第一端相连，用于传递所述反向使能信号CEB及或信号相与后的信号其中为上一时刻所述第二或非门07输出；所述第一或非门06的第一端接收使能信号READ，第二端接收延迟单元信号，输出端与所述第二或非门07的第二输出端相连，用于传递使能信号READ与延时信号的或非信号；因此，所述第一或非门06输出信号为其中READ为读使能信号，Delay为延时信号。进而所述第二或非门07输出信号为所述第二非门02的输入端与所述第三非门03的输入端相连，用于传递取反后的或信号，所述第三非门03的输出端为或信号取反后的再次取反信号，输出为待机信号AUTOSTB，所述待机信号AUTOSTB为:进一步的，所述延时单元08输入端接收所述使能信号READ，输出端与所述第一或非门05第二端相连。进一步的，所述使能信号CEB、使能信号READ及地址切换信号ATD为装置内部信号。值得注意的是，所述第二非门02与所述第三非门03采用串联连接用以增大输出能力；所述第一或非门06、第二或非门07用于对所述READ读使能信号产生一个Delay延时信号。实施例二图2是本专利技术实施例二的一种低功耗存储器的方法流程图。图1是本专利技术实施例一提供的一种低功耗存储器的装置结构示意图。本专利技术提供的一种低功耗存储器的方法包括以下步骤：201、将使能信号施加到第一非门01输入端并进行反向处理，经反向处理后输出端给述第一与非门04的第一端；其中，通过所述第一非门01加载到所述第一与非门的信号为CEB为使能信号，在本专利技术中，当使能信号CEB处于低电平时，本专利技术方法有效。202、将地址切换信号施加到所述第一或门05的第一端，将第二或非门07的输出信号输出给所述第一或门05的第二端并与所述地址切换信号进行或操作，输出信号连接至所述第一与非门04的第二端，将第一与非门04输出信号连接至所述第二或非门07的第一端；其中，所述第一或门05的输出信号并加载到所述第一与非门04第二端，其值为其中为上一时刻所述第二或非门07输出；203、将所述读使能信号连接至所述第一或非门06的第一端，将所述延时信号连接至所述第一或非门06的第二端本文档来自技高网...

【技术保护点】
一种低功耗存储器的装置，其特征在于，包括：第一非门、第二非门、第三非门、第一与非门、第一或门、第一或非门、第二或非门及延时单元；所述第一非门的输入端连接芯片使能输入端，输出端连接所述第一与非门的第一端，用于传递反向使能信号；所述第一或门的第一端连接于地址切换信号输入端，第二端与所述第二或非门输出端相连，所述第一或门输出端与所述第一与非门第二端相连，用于传递或信号；所述第一与非门输出端与所述第二非门输入端、所述第二或非门第一端相连，用于传递所述反向使能信号及或信号相与后的信号；所述第一或非门的第一端连接读使能信号输入端，第二端连接延时单元信号输入端，输出端与所述第二或非门的第二输出端相连，用于传递读使能信号与延时信号的或非信号；所述第二非门的输入端与所述第三非门的输入端相连，用于传递取反后的或信号，所述第三非门的输出端为或信号取反后的再次取反信号，输出为待机信号。

【技术特征摘要】
1.一种低功耗存储器的装置，其特征在于，包括：
第一非门、第二非门、第三非门、第一与非门、第一或门、第一或非门、
第二或非门及延时单元；
所述第一非门的输入端连接芯片使能输入端，输出端连接所述第一与非门
的第一端，用于传递反向使能信号；
所述第一或门的第一端连接于地址切换信号输入端，第二端与所述第二或
非门输出端相连，所述第一或门输出端与所述第一与非门第二端相连，用于传
递或信号；
所述第一与非门输出端与所述第二非门输入端、所述第二或非门第一端相
连，用于传递所述反向使能信号及或信号相与后的信号；
所述第一或非门的第一端连接读使能信号输入端，第二端连接延时单元信
号输入端，输出端与所述第二或非门的第二输出端相连，用于传递读使能信号
与延时信号的或非信号；
所述第二非门的输入端与所述第三非门的输入端相连，用于传递取反后的
或信号，所述第三非门的输出端为或信号取反后的再次取反信号，输出为待机
信号。
2.根据权利要求1所述的低功耗存储器的装置，其特征在于，所述延时单
元输入端接收所述读使能信号，输出端与所述第一或非门第二端相连。
3.根据权利要求1所述的低功耗存储器的装置，其特征在于，所述使能信

【专利技术属性】
技术研发人员：丁冲，张现聚，苏志强，张君宇，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11