基于耦合电感的SiC MOSFET并联均流控制方法技术

本发明专利技术提供的一种基于耦合电感的SiC MOSFET并联均流控制方法，在并联SiC MOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上，通过本方法，能够对包括动态不平衡电流以及静态不平衡电流在内的不平衡电流进行抑制，从而保证并联SiC MOSFET的各支路的电流均衡性，并且有效降低各SiC MOSFET器件的开通和关断损耗差异，有效避免不均衡应力的出现，对各SiC MOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。

【技术实现步骤摘要】
基于耦合电感的SiCMOSFET并联均流控制方法
本专利技术涉及一种并联SiCMOSFET的电流均衡方法，尤其涉及一种基于耦合电感的SiCMOSFET并联均流控制方法。
技术介绍
SiCMOSFET即碳化硅场效应晶体管，由于其优异的性能使用越来越广泛；由于SiCMOSFET受到制造工艺和成品率的限制，单个的SiCMOSFET的通流能力有限，在工业应用中，往往需要多个分离器件并联使用或者多芯片并联结构功率模块以达到工业控制目的，由于各器件之间的参数存在分散性、不同器件的回路寄生参数还不能做到完全一致，多SiCMOSFET并联时就会产生电流不均衡问题，包括：导通后的静态电流不均衡以及开关过程中的动态电流不均衡，不均衡的电流使得器件产生不对等的损耗、开关速度、电压以及电流应力，尤其容易在最薄弱的器件上形成更高的过冲应力，从而危及器件的安全。因此，需要提出一种新的方法，能够保证并联SiCMOSFET的各支路上的电流均衡性，有效避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。
技术实现思路
有鉴于此，本专利技术的目的是提供一种基于耦合电感的并联SiCMOSFET电流均衡方法，能够保证并联SiCMOSFET的各支路上的电流均衡性，有效避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。本专利技术提供的一种基于耦合电感的并联SiCMOSFET电流均衡方法，在并联SiCMOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上。进一步，各支路的电感线圈的匝数相等。进一步，根据耦合电感根据如下方法均衡各支路的电流：根据安培环路定理：其中，n为线圈匝数，i为流过线圈的电流，H为磁场强度，R为线圈的半径；当两个线圈匝数相等时，差模电感Ldiff和由差模电流产生的感应电动势udiff满足：ΔΦ＝ΔBS为差模磁通，S为磁芯的横截面积，ΔB为磁场强度，即：ΔB＝μrμ0(H1-H2)(11)，其中，μ0为空气磁导率，μr为磁芯的相对磁导率，H1和H2分别为由电流id1和id2产生的磁场强度，因此，由(11)式可得：由(10)和(12)式可得感应电动势udiff为：差模电感可以表示为：在稳态时，id1＝id2，流过线圈的电流相等，在磁芯中产生的磁场相互抵消，线圈之间没有耦合作用；此时，线圈中的磁通为与空气铰链的漏磁通，耦合电感等效于功率回路中寄生电感：此时，DUT1和DUT2总电流idp和不平衡电流idn＝Δid，有：对应的回路阻抗Zp和Zn，有：等式右边第一项为不采用耦合电感时平衡电流和不平衡电流分量的回路阻抗，第二项由耦合电感引入；其中，DUT1和DUT2并联端的电压由于vds为有限常数定，且Ldiff>>Lσ，当器件处于非关断状态时，有|Zn|>>|Zp|，并联器件的不平衡电流idn趋于零。本专利技术的有益效果：本专利技术提供的基于耦合电感的并联SiCMOSFET电流均衡方法，能够对包括动态不平衡电流以及静态不平衡电流在内的不平衡电流进行抑制，从而保证并联SiCMOSFET的各支路的电流均衡性，并且有效降低各SiCMOSFET器件的开通和关断损耗，有效避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。附图说明下面结合附图和实施例对本专利技术作进一步描述：图1为传统结构的等效示意图。图2为本专利技术的结构示意图。图3为传统结构双脉冲试验的电流应力实验结果。图4为采用本方法后双脉冲试验的电流应力实验结果。图5为传统结构的SiCMOSFET器件开通过程中的实验结果。图6为采用本方法后SiCMOSFET器件开通过程中的实验结果。图7为传统结构的SiCMOSFET器件关断过程中的实验结果。图8为采用本专利技术后SiCMOSFET器件关断过程中的实验结果。图9为采用本专利技术前和采用本专利技术后的开通过程中的损耗波形。具体实施方式图1为传统结构的等效示意图，图2为本专利技术的结构示意图，如图所示，本专利技术提供的一种基于耦合电感的并联SiCMOSFET电流均衡方法，在并联SiCMOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上，通过本方法，能够对包括动态不平衡电流以及静态不平衡电流在内的不平衡电流进行抑制，从而保证并联SiCMOSFET的各支路的电流均衡性，并且有效降低各SiCMOSFET器件的开通和关断损耗，有效避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。本实施例中，各支路的电感线圈的匝数相等，通过这种结构，能够有效抑制SiCMOSFET器件各支路的不平衡电流，提升各支路的电流均衡性。以下对于传统使用中电流不均衡性和本方法均衡各支路电流的原理作进一步详述：传统结构：如图1所示，图1中的三个被测器件DUT1、DUT2以及DUT3分别表示各SiCMOSFET器件，其中，DUT3通过栅极的反偏电压关断，其中DUT1和DUT2并联运行且功用一个驱动电路驱动，驱动电阻为RG，驱动电压为VGS，图2中的各器件的运行参数包括：内栅极电阻Rg、栅漏电容Cgd、栅源电容Cgs、漏源电容Cds，封装引线在栅、漏、源极分别引入的寄生电感Lg、Ld和Ls，Ldp1、Ldp2和Rdp1、Rdp2为器件外，由漏极布线引起的寄生电感和电阻，同理Lgn1、Lgn2和Rgn1、Rgn2为器件外由源极连接线路引入的寄生电感和电阻；Lg12和Rg12为DUT1和DUT2之间驱动线路引入的寄生电感和电阻。L为负荷电感，Cdc为直流母线电容，Udc为直流母线电压，图1中，等效寄生电感和电阻分别为：SiCMOSFET器件的漏源电阻Rds受到器件栅源电压vgs的控制，即：vds(t)为器件的漏源电压，栅源电压Vth为器件的阈值电压，VGP为由米勒效应产生的平台电压，Cgd,av为器件栅漏电容平均值；漏极电流id满足关系：其中，gm为跨导，且vgs(t)为器件在t时刻的栅源电压，μ为载流子有效迁移率，COX为栅氧化层的单位面积电容，W和LCH分别为沟道宽度和长度，系数β为：IL可以表示为：Δt为器件的开通时间。由上述可见：器件的漏极电流直接决定于器件的几个关键参数：跨导gm、阈值电压Vth、导通电阻Rds,on、输入电容Ciss。同时，驱动电阻RG同样决定漏极电流的上升率，器件封装引入的寄生电感也会影响电流的动态特性。在多芯片或器件并联的过程中，非常容易引入这些不平衡因素。对于导通状态，主要考虑道通过电阻的影响，假设两个器件(DUT1和DUT2)的导通电阻分别为最大值Rdsonmax和最小值Rdsonmin，那么导通电阻最小的器件分得最大的电流：其中，Idp为两个器件的输出电流之和。可见，器件的均流能力，受到导通电阻分布范围的影响。器件制造工艺越成熟，导通电阻越均衡，系数Rdsonmin/Rdsonmax越接近于1，器件的均流效果越好。对于开关状态，由式(3)和(4)可知，漏极电流受控于栅源电压vgs(t)和阈值电压Vth，即id＝β[vgs(t)-V本文档来自技高网...

【技术保护点】
一种基于耦合电感的SiC MOSFET并联均流控制方法，其特征在于：在两个并联SiC MOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上。

【技术特征摘要】
1.一种基于耦合电感的SiCMOSFET并联均流控制方法，其特征在于：在两个并联SiCMOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上；各支路的电感线圈的匝数相等；根据耦合电感根据如下方法均衡各支路的电流：根据安培环路定理：其中，n为线圈匝数，i为流过线圈的电流，H为磁场强度，R为线圈的半径；当两个线圈匝数相等时，差模电感Ldiff和由差模电流产生的感应电动势udiff满足：ΔΦ＝ΔBS为差模磁通，S为磁芯的横截面积，ΔB为磁场强度：△B＝μrμ0(H1-H2)(11)，其中，μ0为空气磁导率，μr为磁芯的相对磁导率，H1和H2分别为由电流id1和id2产生的磁场强度，因此，由(11)式可得：由(10)和(12)式可得感应电动势udiff为：差模电感可以表示为：在稳态时，id1＝id2，...

【专利技术属性】
技术研发人员：曾正，邵伟华，胡博容，廖兴林，李辉，冉立，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆;85