【技术实现步骤摘要】
本专利技术涉及Flash容错技术,尤其涉及一种基于FPGA的NANDFlash容错系统。
技术介绍
随着信息技术地不断发展,数字产品已经成为生活至关重要的一部分。在人们不断追求高品质生活的过程中,智能手机、数码相机、播放器等数字产品的容量和处理性能亟需提升。与此同时,存储产业面临着由巨大需求带来的发展机遇。现今民用消费电子市场中,闪存(Flash)在非易失性存储介质中扮演着主要角色。由逻辑架构上的差异可分为NORFlash和NANDFlash两种。NORFlash在早期市场中占据主要地位,技术革新后,NANDFlash强调降低每比特的成本,可像磁盘一样通过接口轻松升级,具有速度高,可靠性高,功耗低,体积小、发热少、抗震强等优点,逐渐取代NORFlash,日益成为存储器的主流。由于NANDFlash的工艺不能保证NAND的MemoryArray在其生命周期中保持性能的可靠,因此在出场和使用过程中会产生不能擦除错误的无效块,即坏块。出场时存在的坏块不能用于存储数据,已被厂家标识好,而后天由于使用次数增多引起的坏块的某些位不能发生翻转, ...
【技术保护点】
一种基于FPGA的NAND Flash容错系统,其特征在于,包括Flash坏块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和Flash阵列组成,通过查询Flash在spare area的标志位检测出厂坏块,查询读、写和擦除操作的返回状态检测损耗坏块,并记录所有坏块的地址。将Flash分为3个逻辑区域,分别映射好块区、坏块区和信息存储区,并建立地址映射表,存储到信息存储区。FPGA作为核心控制器,通过USB通信子系统和上位机进行通信,可接收上位机发送的控制指令以及上传数据。通过上位机可以查询当前NAND Flash阵列的使用情况,包括好块区的空间大 ...
【技术特征摘要】
1.一种基于FPGA的NANDFlash容错系统,其特征在于,包括Flash坏
块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和
Flash阵列组成,通过查询Flash在sparearea的标志位检测出厂坏块,查询读、
写和擦除操作的返回状态检测损耗坏块,并记录所有坏块的地址。将Flash分为
3个逻辑区域,分别映射好块区、坏块区和信息存储区,并建立地址映射表,存
储到信息存储区。FPGA作为核心控制器,通过USB通信子系统和上位机进行
通信,可接收上位机发送的控制指令以及上传数据。通过上位机可以查询当前
NANDFlash阵列的使用情况,包括好块区的空间大小、数据存储状态等,还可
进行自动检测,更新地址映射表,并且可以读取Flash阵列中的存储数据以及将
数据存储到Flash阵列中。
2.根据权利要求1所述的一种基于FPGA的NANDFlash容错系统,其特
征在于,所述Flash坏块管理子系统还包括FPGA配置电路和电源模块。电源模
块用于将供电电压稳定到各个模块所需要的额定电压。FPGA配置电路和FPGA
相连。FPGA选用的是XilinxVirtexV芯片族中的XC5VLX330,FPGA配置电
路选用的配置芯片为PlatformFlashXL系列下的XCF128XFT64C,选用40MHz
晶振为其提供配置时钟,采用16位并行总线配置,配置方式选用从并配置,1s
之内就可以完成系统配置。Flash阵列由16块Flash芯片组成,Flash芯片采用
美光公司的NANDFlash系列下的MT29F8G16。FPGA和MT29F8G16通过8
根控制信号线相连,分别为CLE,ALE,CE,WE,RE,WP,R/B和一个16位的IO
口。CLE是命令锁存信号,ALE是地址锁存信号,CE是片选信号,WE是写使
能信号,RE是读使能信号,WP是写保护信号,R/B是状态信号(空或忙)。16
位的IO口为地址、数据和命令时分复用总线。
所述Flash坏块管理子系统对Flash坏块的容错分为坏块检测、逻辑区域的
划分和地址映射表的更新。开始坏块检测时,通过FPGA遍历Flash的所有块,
查询每个块第一页第一个512字节对应sparearea的第6个byte,若为非0xff,
则为出厂坏块。再对其他好块分别进行擦除、写入和读取操作,若擦除后写入
和读取的数据一致,则标记为好块,否则标记为坏块。然后,将每块Flash划分
为3个逻辑区域,分别为映射好块区、坏块区和信息存储区,信息存储区从好
块区选取。检测完毕后,更新地址映射表,将所有好块的物理地址映射到好块
区,所有坏块的物理地址映射到坏块区,并将地址映射表...
【专利技术属性】
技术研发人员:张晓峰,史治国,陈积明,
申请(专利权)人:浙江大学,
类型:发明
国别省市:浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。