一种半导体器件顶层金属的终端结构制造技术

本实用新型专利技术公开了一种半导体器件顶层金属的终端结构，其中半导体器件包括实现半导体器件功能的芯片区域、围绕芯片区域的划片道、从芯片区域延伸至划片道的绝缘介质层，以及顶层金属；其中划片道为沟槽结构，该沟槽在外延层前表面开槽而设置，其沟槽侧壁位于划片道与芯片区域的交界处，即形成了本实用新型专利技术的顶层金属的终端。本实用新型专利技术所形成的顶层金属的终端结构，其顶层金属的腐蚀界面形貌易控制，能够形成陡峭的腐蚀边界；且该结构设计使得顶层金属光刻和腐蚀的工艺窗口增大；还可以缩小划片道以节约成本；同时晶圆在有效管芯边缘的不完整管芯也能够在探针测试时被筛选出来。

【技术实现步骤摘要】

本技术涉及半导体器件，尤其涉及一种半导体分立器件的顶层金属的终端结构。
技术介绍
目前半导体器件中，其顶层金属的终端结构通常都是平面型的，即其顶层金属的终端为平坦的绝缘介质层的表面。如附图1所示为现有技术的半导体器件的顶层金属的终端结构的示意图，该半导体器件的主要结构可简单的划分为两个区域，即实现半导体功能的芯片区域100及划片道200，两个区域均形成在通常包括衬底31（例如N+硅片：N型重掺杂的硅片）及在衬底31上通过外延生长形成的外延层32（例如N-外延片：N型轻掺杂的硅外延层）的半导体基板300上。由图可以看到，芯片区域100的顶层金属，形成于从芯片区域100延伸至划片道200并覆盖整个划片道200的绝缘介质层12（例如二氧化硅）的上表面，且该顶层金属的终端11a为平坦的绝缘介质层12，即：绝缘介质层12从芯片区域100至划片区域为平坦延伸。现有技术采用这种平面的终端结构，主要是因为金属层台阶覆盖能力不佳，在存在高低落差的表面制备金属层，会在有落差处形成裂缝，从而影响器件性能和可靠性。但是，很多半导体分立器件，如功率肖特基、功率MOS等，由于需要承受很大功率，作为电联接的顶层金属11往往由多层金属形成，如TiNiAg，TiWNiVAl等，这些复合金属层一般采用湿法腐蚀制备电极。在制作过程中，形成如图1这种顶层金属的平面终端结构，在多层顶层金属11的湿法腐蚀过程中，由于各层金属腐蚀速率的差异，造成顶层金属11边缘界面形貌不规则、各层金属边缘形成参差不齐的腐蚀界面。在生产过程中，平面终端结构的顶层金属的界面腐蚀形貌不容易控制，腐蚀及光刻工序的工艺窗口也非常的窄，要求严格控制在比较窄的工艺窗口内，稍有波动极易产生腐蚀界面缺陷，如易产生金属边缘过腐蚀或金属残留在划片道导致金属粘连等缺陷，这些缺陷势必导致芯片功能下降或失效。综上可知，现有半导体器件的顶层金属的终端结构，在实际制作过程中，显然存在一定的不便及缺陷，有必要加以改进。
技术实现思路
针对上述现有技术的缺陷，本技术的目的在于提供一种半导体器件，该器件结构的顶层金属终端结构能够使多层金属腐蚀界面形貌容易控制、腐蚀工艺窗口更大、且同时可使划片道变窄，从而增加了同样面积晶圆上的芯片数，节约器件成本；同时还能避免由于金属台阶覆盖能力差造成的技术缺陷对器件可靠性的影响。为了实现上述目的，本技术提供一种半导体器件顶层金属的终端结构，所述半导体器件包括：实现半导体器件功能的芯片区域；以及围绕芯片区域的划片道；芯片区域和划片道形成在半导体基板前表面，所述半导体基板包括衬底及在衬底上形成的外延层；所述半导体器件还包括绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道的表面；所述半导体器件还包括覆盖于芯片区域表面的顶层金属；其中划片道为沟槽结构，所述划片道沟槽通过在位于划片道区域的外延层前表面开槽而设置；所述划片道沟槽侧壁位于划片道与芯片区域的交界处，即所述顶层金属的终端。进一步地，所述划片道沟槽的开槽深度不小于所述顶层金属的厚度。进一步地，所述半导体器件为一种在其实现半导体器件功能的芯片区域含沟槽结构的半导体器件。进一步地，所述半导体器件为沟槽肖特基势垒二极管或者沟槽MOSFET。进一步地，所述半导体基板还包括形成于衬底底面的阴极金属。制造本技术提供的半导体器件顶层金属的终端结构的制造方法，至少包括以下步骤：步骤（1），在所述半导体基板的外延层前表面开设沟槽，沟槽位于划片道位置，所形成的沟槽的侧壁位于划片道与芯片区域的交界处，即顶层金属的终端；步骤（2），形成绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖整个划片道沟槽的表面，包括覆盖划片道沟槽的侧壁及底部；步骤（3），在半导体结构上形成顶层金属，覆盖步骤2)的绝缘介质层；步骤（4），顶层金属光刻腐蚀，暴露出划片道沟槽侧壁及底部的绝缘介质层；即形成了所述的顶层金属的终端结构。进一步地，步骤（1）中形成沟槽的深度不小于顶层金属的厚度。本技术的有益效果：1）本技术所形成的顶层金属的终端结构，其顶层金属的腐蚀界面形貌容易控制，能够形成陡峭的顶层金属终端结构；避免了现有技术容易出现顶层金属界面层次不齐、金属过腐蚀、粘连等工艺缺陷，提高了器件的可靠性。2）在形成本技术的顶层金属终端结构的工艺中，相比现有技术，在顶层金属光刻的工艺中，其对准精度允许较大的误差，减少了工艺难度。3）同时，在顶层金属湿法腐蚀时，其腐蚀的工艺窗口扩大。4）由于顶层金属腐蚀中工艺控制的精准，以及最后形成的陡峭的终端结构，因此，相应的，划片道可缩小以节约成本。5）另外，形成本技术的顶层金属的终端结构的制造方法中，由于其结构特点，在顶层金属腐蚀时，存在边缘金属缺失的管芯，其整个顶层金属会被完全腐蚀掉，因此，晶圆在有效管芯边缘的不完整管芯能够在探针测试时被筛选出来，避免了流入后道的封装工序。6）同时，虽然本技术这种沟槽结构，也会遇到顶层金属台阶覆盖能力不佳引起的沟槽处金属覆盖不好的问题，但是，因为在顶层金属终端最后形成时，沟槽侧壁及沟槽底部的顶层金属都需要腐蚀掉，因此，最终，金属覆盖台阶能力引起的产品最后可靠性问题在本技术中可以被避免掉。附图说明图1是现有技术中半导体器件的顶层金属终端结构的示意图。图2是本技术的一种半导体器件的顶层金属的终端结构示意图。图3是本技术的一种半导体器件的顶层金属的终端结构的形成的工艺步骤图。图4为现有技术的沟槽肖特基势垒二极管的器件结构图。图5是应用本技术的顶层金属的终端结构的沟槽肖特基势垒二极管的器件结构图。图6是制造图5的沟槽肖特基势垒二极管器件的工艺流程图。图7为本技术的半导体器件的顶层金属的终端结构在顶层金属湿法腐蚀前的示意图。图8为晶片管芯分布示意图。图9为图8中II的局部放大图。图10现有技术中管芯的顶层金属边角缺失图。各图中：100为芯片区域，200为划片道，31为衬底，32为外延层，300为半导体基板，11为顶层金属，12为绝缘介质层，11a为顶层金属的终端，33为阴极金属，21为划片道沟槽，32a为外延层前表面，13为有源区沟槽，14为多晶硅，15为势垒金属层，31b为衬底底面，4为光刻胶，5为有效管芯边缘线，6为晶片边缘线，III标示出位于有效管芯边缘线上的管芯，IV标示出管芯部分顶层金属缺失的位置。具体实施方式为了更加清楚的说明本技术的技术方案及技术目，下面结合附图及具体的实施例，对本技术进行进一步详细说明。如图2所示为本技术一种半导体器件的顶层金属的终端结构示意图，所述半导体器件包括实现半导体器件功能的芯片区域100、以及围绕芯片区域100的划片道200；芯片区域100和划片道200均形成在半导体基板300前表面，半导体基板300通常包括衬底31（例如N+硅片：N型重掺杂的硅片）及在衬底31上通过外本文档来自技高网...

【技术保护点】
一种半导体器件顶层金属的终端结构，所述半导体器件包括：实现半导体器件功能的芯片区域；以及围绕芯片区域的划片道；芯片区域和划片道形成在半导体基板前表面，所述半导体基板包括衬底及在衬底上形成的外延层；所述半导体器件还包括绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道的表面；所述半导体器件还包括覆盖于芯片区域表面的顶层金属；其特征在于：划片道为沟槽结构，即在所述划片道开设有划片道沟槽，所述划片道沟槽通过在位于划片道区域的外延层前表面开槽而设置；所述划片道沟槽侧壁位于划片道与芯片区域的交界处，即所述顶层金属的终端。

【技术特征摘要】
1.一种半导体器件顶层金属的终端结构，所述半导体器件包括：
实现半导体器件功能的芯片区域；
以及围绕芯片区域的划片道；
芯片区域和划片道形成在半导体基板前表面，所述半导体基板包括衬底及在衬底上形成的外延层；
所述半导体器件还包括绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道的表面；
所述半导体器件还包括覆盖于芯片区域表面的顶层金属；
其特征在于：划片道为沟槽结构，即在所述划片道开设有划片道沟槽，所述划片道沟槽通过在位于划片道区域的外延层前表面开槽而设置；所述划片道沟槽侧壁位于划片道与芯片区域的交界处，即所述顶层金属...

【专利技术属性】
技术研发人员：张瑞丽，
申请(专利权)人：杭州立昂微电子股份有限公司，
类型：新型
国别省市：浙江;33