使用InAlN和AlGaN双层覆盖叠置体的Si衬底上的低薄层电阻GaN沟道制造技术

晶体管或晶体管层包括位于2DEG GaN沟道上的InAlN和AlGaN双层覆盖叠置体，例如对于Si衬底上的GaN MOS结构。GaN沟道可以形成于GaN缓冲层或叠置体中，以补偿GaN与Si之间的高的晶体结构晶格尺寸和热膨胀系数失配。双层覆盖叠置体包括位于下AlGaN层上的上InAlN层来在沟道中感应的电荷极化，补偿差的成分均匀性(例如，Al的成分均匀性)，并且补偿InAlN材料的底面的粗糙表面形貌。这可以产生在250欧姆/sqr与350欧姆/sqr之间的薄层电阻。这还可以减少在InAlN材料层的生长期间Si晶圆上的GaN的弯曲，并且提供用于在栅极区中蚀刻InAlN层的AlGaN收进层。

【技术实现步骤摘要】
【国外来华专利技术】本专利技术的实施例涉及氮化镓(GaN)电路器件和基于GaN沟道的电路器件的制造和结构。还描述了其它实施例。
技术介绍
衬底上的电路器件(例如，半导体(例如，硅)衬底上的集成电路(IC)晶体管、电阻器、电容器等)中提高的性能和产量通常是在这些器件或包括这些器件的片上系统的设计、制造、和操作期间所考虑的主要因素。例如，具有GaN沟道的氮化镓(GaN)电路器件可以是用于片上系统(SoC)的电压调节器、功率管理集成电路(IC)、射频(RF)功率放大器的部分。这些器件的设计和制造(例如，形成)可以包括GaN沟道金属氧化物半导体(MOS)器件的晶体管或晶体管层(例如，包括在晶体管中或者是晶体管的部分的材料层)。这些器件可以是GaNMOS高电子迁移率晶体管(HEMT)。这些GaN沟道器件可以包括栅极、栅极电介质、源极区(例如，结区)以及漏极区(例如，结区)。器件的导电沟道驻留在栅极电介质下方。具体来说，电流沿着沟道流动/在沟道内流动。对于“鳍状”器件或沟道，这些构造的导电沟道主要沿着鳍状物的三个不同的外部的、平面区域驻留。存在与制造这些GaN沟道器件或晶体管相关联的多个重要问题。附图说明通过示例而不是限制的方式来图示本专利技术的实施例，在附图中的图中，相似的附图标记指代类似的元件。应当指出，在本公开内容中对本专利技术的“一”或“一个”实施例的参考不必参考相同的实施例，并且它们表示至少一个。图1是在形成基于氮化镓(GaN)沟道的晶体管层之后的半导体衬底基底的一部分的示意性横截面图，该基于氮化镓(GaN)沟道的晶体管层包括位于GaN层上的InAlN和AlGaN双层覆盖叠置体。图2示出了图1中的GaN缓冲层的一个示例的细节。图3示出了在形成栅极之后的图1中的半导体衬底，以及晶体管层上或晶体管层中的结区。图4示出了迁移率与AlGaN厚度的关系、以及电荷密度与基于氮化镓(GaN)沟道的晶体管层的厚度的关系的绘图，该基于氮化镓(GaN)沟道的晶体管层包括位于GaN层上的InAlN和AlGaN双层覆盖叠置体。图5是用于形成包括位于GaN层上的InAlN和AlGaN双层覆盖叠置体的基于GaN沟道的晶体管层的示例过程。图6是在形成基于氮化镓(GaN)沟道的晶体管之后的半导体衬底基底的一部分的示意性横截面图，该基于氮化镓(GaN)沟道的晶体管具有生长到硅衬底中的沟槽或间隙外部的GaN层；以及位于GaN层上的InAlN和AlGaN双层覆盖叠置体。图7是在形成基于氮化镓(GaN)沟道的鳍状晶体管之后的半导体衬底基底的一部分的示意性横截面图，该基于氮化镓(GaN)沟道的鳍状晶体管具有生长在硅鳍状物上的GaN鳍状物层；以及位于GaN鳍状物层上的InAlN和AlGaN双层鳍状物覆盖叠置体。图8是沿着在形成基于氮化镓(GaN)沟道的鳍状晶体管之后的半导体衬底基底的一部分的鳍状物790的3维(3D)横截面图，该基于氮化镓(GaN)沟道的鳍状晶体管来自具有生长在硅鳍状物上的GaN鳍状物层；以及位于GaN鳍状物层上的InAlN和AlGaN双层鳍状物覆盖叠置体的层。图9图示了根据一个实施方式的计算设备，例如片上系统(SoC)。具体实施方式现在解释参考附图的本专利技术的多个实施例。每当未清楚地限定在实施例中所描述的部分的形状、相对位置和其它方面时，本专利技术的范围都不仅限于示出的部分，这些部分仅仅意在图示的目的。此外，尽管阐述了许多细节，但应当理解，可以在没有这些细节的情况下实施本专利技术的一些实施例。在其它实例中，未详细示出公知的电路、结构、和技术，以免模糊对本说明书的理解。存在与制造氮化镓(GaN)沟道器件或晶体管相关联的多个重要的问题。例如，对于生长在毯式硅(Si)衬底上的GaN层，待克服的两个主要挑战是GaN材料与Si材料之间的晶格失配和热失配。在GaN与Si之间存在高晶体结构晶格尺寸的失配(对于Si(111)上的GaN为17％并且对于Si(100)上的GaN为41％)；并且在GaN与Si之间的热膨胀系数上存在大的失配(对于GaN和Si为大约115％)。由于该问题，可以使用非常复杂的缓冲体设计来保持足够低的缺陷密度(～1E9/cm2)，并且还防止由于热失配导致的表面裂缝。典型的GaN沟道叠置体结构(例如，GaN缓冲层)可以包括用于获得具有足够低的缺陷密度和Si(100)上的零表面裂缝的GaN层的复杂的层叠置体设计(例如，见图2)。根据一些实施例，可以通过用单覆盖层来覆盖GaN层而在GaN晶体管的GaN层中创建2维电子气(2DEG)沟道。由于覆盖层中的应变而导致的自发极化和压电极化的差别可能产生在具有高电子电荷和高迁移率的GaN层中形成2DEG沟道。然而，生长在该缓冲叠置体的顶部上的某种覆盖层材料可能遭受由于界面散射和合金散射而产生低沟道迁移率的差的成分均匀性(例如，InAlN层的Al和In的均匀性)以及粗糙表面形貌。此外，在～700-800摄氏度(C)左右下通过MOCVD(金属有机化学气相沉积)来在相对低的温度下生长AlInN合金，而同时通过化学气相沉积(CVD)在～1050C下生长GaN。生长AlInN覆盖层的温度下降可能还导致在生长期间的GaN/Si晶圆的弯曲，进一步使AlInN层的均匀性降级并因此导致低的迁移率。本文中所描述的一些实施例提供了2DEGGaN沟道上的InAlN和AlGaN双层覆盖叠置体，例如对于Si衬底上的GaNMOS高电子迁移率晶体管(HEMT)结构。2DEGGaN沟道可以形成于GaN缓冲层中或者GaN叠置体中，以减少或补偿GaN与Si之间的高晶体结构晶格尺寸失配和热膨胀系数上的大的失配。双层覆盖叠置体可以使用两个极化电荷感应层(例如，InAlN和AlGaN)以减小或补偿差的成分均匀性(例如，Al和In的成分均匀性)和InAlN材料的覆盖层的底面的粗糙表面形貌。在双层覆盖叠置体中使用两个层还可以减少或补偿在InAlN材料的覆盖层的生长期间的GaN/Si晶圆的弯曲。此外，两个关键的需求可以被识别以获得高性能GaN晶体管，这些晶体管可以被用作为“功率器件”，例如用于片上系统(SoC)的电压调节器(VR)、功率管理(PM)集成电路(IC)、射频(RF)功率放大器。首先，可能期望在GaN沟道中具有低的薄层电阻(Rsh)(通常小于或等于250欧姆/sqr，非常积极的数字)。第二，可能期望具有受控的方式来创建GaN晶体管的E模式操作。本文档来自技高网...

【技术保护点】
一种用于形成晶体管层的方法，包括：在衬底的顶面上形成GaN沟道层；在所述GaN层的顶面上形成双层覆盖叠置体，其中，形成所述双层覆盖叠置体包括：在AlN层的顶面上形成AlGaN材料的下覆盖层，所述AlN层形成于所述GaN层的所述顶面上；以及在所述AlGaN材料的顶面上形成AlInN材料的上覆盖层，其中，所述双层覆盖叠置体在形成于所述GaN层的上厚度中的2DEG沟道中产生每SQR 200欧姆与每SQR 300欧姆之间的薄层电阻。

【技术特征摘要】
【国外来华专利技术】2013.12.26 US 14/141,3041.一种用于形成晶体管层的方法，包括：
在衬底的顶面上形成GaN沟道层；
在所述GaN层的顶面上形成双层覆盖叠置体，其中，形成所述双层覆
盖叠置体包括：
在AlN层的顶面上形成AlGaN材料的下覆盖层，所述AlN层形
成于所述GaN层的所述顶面上；以及
在所述AlGaN材料的顶面上形成AlInN材料的上覆盖层，
其中，所述双层覆盖叠置体在形成于所述GaN层的上厚度中的2DEG
沟道中产生每SQR200欧姆与每SQR300欧姆之间的薄层电阻。
2.根据权利要求1所述的方法，其中，所述GaN层包括具有由AlN
层隔开的多个GaN层的GaN叠置体。
3.根据权利要求1所述的方法，其中，所述AlGaN层具有在2nm与
10nm之间的厚度，以及大于2.5E13cm/2的电子密度；并且其中，所述
AlInN层具有在5nm与15nm之间的厚度，以及在900CM2与1000CM2
之间的沟道迁移率。
4.根据权利要求1所述的方法，其中，所述AlGaN层包括AlXGa(1-X)N，
其中，X小于0.4；并且
其中，所述AlInN层为AlYIn(1-Y)N，其中，Y大于0.8。
5.根据权利要求1所述的方法，其中，所述AlGaN材料的顶面形成
收进材料表面，所述收进材料表面上的所述AlInN材料能够被选择性蚀刻。
6.根据权利要求1所述的方法，还包括：
在所述AlGaN层的顶面上方形成栅极；以及
在所述栅极的两侧上的所述AlInN层上形成结区。
7.根据权利要求6所述的方法，其中，形成所述栅极包括：
选择性地蚀刻所述AlInN材料以暴露所述AlGaN材料的顶面，其中，
选择性地蚀刻所述AlInN材料包括：使用包括KOH或NH4OH溶液的湿法
蚀刻来选择性地蚀刻所述AlInN材料而不蚀刻所述AlGaN材料；
在所述AlGaN材料的所暴露的表面上方形成栅极电介质；以及
在所述栅极电介质上形成金属栅极电极。
8.根据权利要求1所述的方法，其中，所述AlGaN层具有预定的厚
度，所述预定的厚度被配置为使得：
与没有所述AlGaN层的情况相比，所述GaN材料的2DEG沟道中的
电子经受较少的界面粗糙散射和较少的合金散射，并且因此提供较高的迁
移率。
9.根据权利要求1所述的方法，其中，形成所述GaN层包括：在大
约1050摄氏度(C)的温度下在腔室中形成GaN材料；其中，形成所述
AlGaN层包括：在1000摄氏度与1050摄氏度之间的温度下在腔室中形成
AlGaN；并且其中，形成所述AlInN层包括：在700摄氏度与750摄氏度
之间的温度下在腔室中形成AlInN材料。
10.根据权利要求1所述的方法，其中，所述晶体管是电压调节器、
功率管理集成电路(IC)、射频(RF)功率放大器或片上系统(SoC)的其
中之一的部分。
11.晶体管层，包括：
位于衬底的顶面上的GaN沟道层；
位于所述GaN层的顶面上的双层覆盖叠置体，其中，所述双层覆盖叠
置体包括：
位于AlN层的顶面上的AlGaN材料的下覆盖层，所述AlN层位
于所述GaN层的所述顶面上；以及
位于所述AlGaN材料的顶面上的AlInN材料的上覆盖层，
其中，所述双层覆盖叠置体在形成于所述GaN层的上厚度中的2DEG
沟道中产生每SQR200欧姆与每SQR300欧姆之间的薄层电阻。
12.根据权利要求11所述的晶体管，其中，所述GaN层包括具有...

【专利技术属性】
技术研发人员：S·达斯古普塔，H·W·田，M·拉多萨夫列维奇，S·K·加德纳，S·H·宋，B·舒金，R·S·周，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US