【技术实现步骤摘要】
本专利技术涉及一种适用于宇航用FPGA的加固配置存储器阵列及配置方法，属于集成电路
技术介绍
现场可编程逻辑门阵列(以下简称FPGA)根据配置信息可以实现不同的逻辑功能。传统宇航用FPGA的配置存储器阵列如图1所示，使用SRAM单元作为存储单元存储用户的配置信息(简称SRAM型FPGA)，由SRAM单元组成的配置帧可以无限次反复烧写，使FPGA的应用具有极大的灵活性，特别适合航天工程对宇航用器件的高可靠、多品种、小批量的特色要求，广泛应用于航天工程中。在空间恶劣环境中存在单粒子翻转(SEU)与单粒子瞬态(SET)等单粒子效应。SRAM型FPGA在空间环境应用时，空间高能单粒子穿过SRAM单元内部会引起电路节点上的瞬间电流，使存储单元发生单粒子翻转，从而使配置存储器阵列不能正常工作，影响使用FPGA的系统功能的实现。同时，SRAM单元上电后内初始逻辑状态随机为“0”或“1”，这导致FPGA器件上电后配置数据加载之前内部逻辑混乱，内部的逻...
【技术保护点】
适用于宇航用FPGA的加固配置存储器阵列，其特征在于包括：配置控制电路(100)、列地址译码器(101)、帧数据寄存器(102)、低压差线性稳压器(103)和存储单元阵列(104)；配置控制电路(100)：向低压差线性稳压器(103)发送供电指令，向列地址译码器(101)发送存储单元阵列(104)中某一列或多列存储单元的字线置位指令，向帧数据寄存器(102)发送写0指令或配置信息读取指令；所述字线置位指令为字线置1指令或字线置0指令；低压差线性稳压器(103)：根据配置控制电路(100)发送的供电指令，控制存储单元阵列(104)中存储单元的供电电压稳定到预设值VRAM；列地...
【技术特征摘要】
1.适用于宇航用FPGA的加固配置存储器阵列，其特征在于包括：配置控
制电路(100)、列地址译码器(101)、帧数据寄存器(102)、低压差线性稳压器(103)
和存储单元阵列(104)；
配置控制电路(100)：向低压差线性稳压器(103)发送供电指令，向列地址译
码器(101)发送存储单元阵列(104)中某一列或多列存储单元的字线置位指令，向
帧数据寄存器(102)发送写0指令或配置信息读取指令；所述字线置位指令为字
线置1指令或字线置0指令；
低压差线性稳压器(103)：根据配置控制电路(100)发送的供电指令，控制存
储单元阵列(104)中存储单元的供电电压稳定到预设值VRAM；
列地址译码器(101)：根据配置控制电路(100)发送的存储单元阵列(104)中某
一列或多列存储单元的字线置1指令或字线置0指令，将对应的存储单元的字
线置1或置0；
帧数据寄存器(102)：根据配置控制电路(100)发送的配置信息读取指令，从
片外码流存储器读取用户输入的配置信息，写入到字线置1的存储单元中；根
据配置控制电路(100)发送的写0指令，向存储单元阵列(104)中字线置1的存储
单元写入0；
存储单元阵列(104)：由i行j列DICE单元组成，用于存储用户输入的配置
信息，其中i、j均为大于等于1的自然数。
2.根据权利要求1所述的适用于宇航用FPGA的加固配置存储器阵列，其
特征在于：帧数据寄存器(102)通过驱动存储单元阵列(104)中每一行存储单元的
位线将配置信息写入到字线置1的存储单元中。
3.根据权利要求1所述的适用于宇航用FPGA的加固配置存储器阵列，
其特征在于：所述低压差线性稳压器(103)包括电阻R501、电阻R502、运算
放大器U503以及传输晶体管；
运算放大器U503反相输入端连接带隙基准提供的参考电压VREF，同
相输入端分别与电阻R501的一端以及电阻R502的一端连接，电阻R502的
另一端接地，电阻R501的另一端与存储单元阵列(104)连接，运算放大器
U503的使能端用于接收配置控制电路(1...
【专利技术属性】
技术研发人员：李智，赵元富，李学武，陈雷，张彦龙，张健，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。