具有具备中心接触件的沟道区域的光传感器制造技术

本申请案涉及一种具有具备中心接触件的沟道区域的光传感器。像素单元包含完全埋藏在具有第一掺杂极性的半导体衬底中在第一表面下方的具有第二掺杂极性的电荷积累区域。所述电荷积累区域响应于引导通过第二表面的光而积累图像电荷。沟道区域被安置在所述半导体衬底中介于所述第一表面与所述电荷积累区域之间。所述沟道区域的可变电阻响应于所述电荷积累区域中积累的所述图像电荷。中心接触件通过所述第一表面耦合到所述沟道区域的中心部分以提供通过所述沟道区域的所述中心部分与所述电荷积累区域周围的所述沟道区域的外围之间的所述沟道区域到所述半导体衬底的径向电流路径。在所述中心接触件处提供响应于所述电荷积累区域中的所述图像电荷的读出信号。

【技术实现步骤摘要】

本专利技术大体上涉及半导体装置，且更特定来说，本专利技术是针对实施于半导体装置中的图像传感器。
技术介绍
图像传感器已经变得无处不在。它们广泛使用于数码相机、蜂窝式电话、安全摄像机中，还广泛使用于医学、汽车及许多其它应用中。用以制造图像传感器的技术，且更特定来说，用以制造互补金属氧化物半导体(CMOS)图像传感器(CIS)的技术已经持续快速发展。例如，针对更高分辨率及更低电力消耗的要求已经促进这些图像传感器的进一步微型化及集成。典型的CMOS图像传感器像素单元是使用三晶体管(3T)或四晶体管(4T)设计而实施。例如，4T像素单元设计通常包含将图像电荷转移到浮动扩散区的转移晶体管、用于将浮动扩散区上的信号放大成输出信号的晶体管、用于复位浮动扩散区中的电荷的晶体管及用于选择像素进行读出的晶体管。具有转移晶体管的像素单元所面临的挑战是:在电荷转移到浮动扩散区中期间，转移晶体管的栅极下可产生暗电流。此外，当将电荷转移到浮动扩散区时可留下一定量的电荷，这可增加图像滞后并降低图像质量。此外，额外转移晶体管的包含占据贵重的芯片有效面积并降低图像传感器的填充因数。
技术实现思路
—方面，本申请案涉及一种像素单元。所述像素单元包括:半导体衬底，其具有第一掺杂极性；具有第二掺杂极性的电荷积累区域，其被完全埋藏在所述半导体衬底中在所述半导体衬底的第一侧表面下方，其中所述第二掺杂极性与所述第一掺杂极性相反，其中所述电荷积累区域经耦合以响应于引导通过半导体衬底的第二侧表面的光而积累图像电荷，其中所述第二侧表面与所述第一侧表面相反；沟道区域，其被安置在所述半导体衬底中介于所述第一侧表面与所述电荷积累区域之间，其中所述沟道区域的可变电阻响应于所述电荷积累区域中积累的所述图像电荷；以及中心接触件，其通过所述第一侧表面耦合到所述沟道区域的中心部分以提供通过所述沟道区域的所述中心部分与所述电荷积累区域周围的所述沟道区域的外围之间的所述沟道区域到所述半导体衬底的径向电流路径，其中响应于所述电荷积累区域中积累的所述图像电荷的读出信号经耦合以被提供于所述中心接触件处。另一方面，本申请案涉及一种成像传感器系统。所述成像传感器系统包括:像素阵列，其具有安置在具有第一掺杂极性的半导体衬底中的多个像素单元；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；以及读出电路，其耦合到所述像素阵列以从所述多个像素单元中的每一者读出所述读出信号。所述多个像素单元中的每一者包含:具有第二掺杂极性的电荷积累区域，其被完全埋藏在所述半导体衬底中在所述半导体衬底的第一侧表面下方，其中所述第二掺杂极性与所述第一掺杂极性相反，其中所述电荷积累区域经耦合以响应于引导通过半导体衬底的第二侧表面的光而积累图像电荷，其中所述第二侧表面与所述第一侧表面相反；沟道区域，其被安置在所述半导体衬底中介于所述第一侧表面与所述电荷积累区域之间，其中所述沟道区域的可变电阻响应于所述电荷积累区域中积累的所述图像电荷；以及中心接触件，其通过所述第一侧表面耦合到所述沟道区域的中心部分以提供通过所述沟道区域的所述中心部分与所述电荷积累区域周围的所述沟道区域的外围之间的所述沟道区域到所述半导体衬底的径向电流路径，其中响应于所述电荷积累区域中积累的所述图像电荷的读出信号经耦合以被提供于所述中心接触件处。【附图说明】参考以下图式描述本专利技术的非限制及非详尽实施例，其中除非另有说明，否则相似的元件符号指代贯穿不同视图的相似部件。图1是根据本专利技术的教示的说明包含具有具备像素单元的实例像素阵列的实例图像传感器的成像系统的一个实例的图，所述像素单元具有具备完全埋藏耗尽区域的径向沟道区域。图2是根据本专利技术的教示的说明具有具备完全埋藏耗尽区域的径向沟道区域的像素单元的一个实例的示意图。图3A是根据本专利技术的教示的说明在具备完全埋藏耗尽区域的径向沟道区域中具有可变电阻的实例像素单元的横截面图。图3B是根据本专利技术的教示的说明在具备完全埋藏耗尽区域的径向沟道区域中具有可变电阻的另一实例像素单元的横截面图。图4是根据本专利技术的教示的说明像素单元的径向沟道区域的一个实例的俯视图。对应的参考字符指示贯穿诸图中若干视图的对应组件。所属领域的普通技术人员应了解，为了简单且清楚的目的说明图中的元件，且并不一定按比例绘制元件。例如，图中一些元件的尺寸可相对于其它元件而被夸大以帮助改善对本专利技术的多种实施例的理解。并且，为了更方面地了解本专利技术的这些多种实施例，通常不描绘在商业可行的实施例中有用或必要的常见但熟知的元件。【具体实施方式】在以下描述中，陈述众多特定细节以便提供对本专利技术的详尽理解。然而，对所属领域的普通技术人员来说将为显而易见的，无需运用特定细节就可实践本专利技术。在其它情况中，未详细描述众所周知的材料或方法以避免使本专利技术模糊。贯穿此说明书对“一个实施例”、“实施例”、“一个实例”或“实例”的提及意味着与实施例或实例相结合而描述的特定特征、结构或特性包含于本专利技术的至少一个实施例中。因此，贯穿此说明书在多个地方出现短语“在一个实施例中”、“在实施例中”、“一个实例”或“实例”并不一定都指代相同的实施例或实例。此外，在一或多个实施例或实例中，特定的特征、结构或特性可以任何合适的组合及/或子组合形式组合。特定的特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述的功能性的其它合适的组件中。另夕卜，应了解，本文所提供的图是用于向所属领域的普通技术人员解释的目的，且并不一定按比例绘制所述图。如将讨论，根据本专利技术的教示的实例图像传感器用一种像素单元结构消除了对转移晶体管的需要，所述像素单元结构包含以完全埋藏的电荷积累区域为特征的半导体衬底，所述电荷积累区域响应于入射光在半导体衬底的表面下方产生并调制完全埋藏耗尽区域。埋藏耗尽区域与径向沟道区域重叠以改变径向沟道区域的电阻，根据本专利技术的教示，所述径向沟道区域用于响应于入射光输出像素单元的读出信号。因为实例像素单元中不包含转移晶体管，所以暗电流降低，这是因为不再存在转移晶体管栅极(在转移晶体管栅极之下，电荷被转移到浮动扩散区)。此外，根据本专利技术的教示，因为实例像素单元的耗尽区域被完全埋藏且不与半导体衬底的表面接触，所以起因于耗尽区域与半导体衬底的表面接触的暗电流进一步降低。为了进行说明，图1是根据本专利技术的教示的说明包含实例图像传感器的成像系统100的一个实例的图。如所描绘的实例中所示，成像系统100包含像素阵列102、读出电路104、功能逻辑106及控制电路108。像素阵列102是成像传感器或像素单元(例如，像素P1、P2……Pn)的二维(2D)阵列。在一个实例中，每一像素单元是互补金属氧化物半导体(CMOS)成像像素。如所说明，将每一像素单元布置到行(例如，行R1到Ry)及列(例如，列C1到Cx)中以采集个人、位当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种像素单元，其包括：半导体衬底，其具有第一掺杂极性；具有第二掺杂极性的电荷积累区域，其被完全埋藏在所述半导体衬底中在所述半导体衬底的第一侧表面下方，其中所述第二掺杂极性与所述第一掺杂极性相反，其中所述电荷积累区域经耦合以响应于引导通过半导体衬底的第二侧表面的光而积累图像电荷，其中所述第二侧表面与所述第一侧表面相反；沟道区域，其被安置在所述半导体衬底中介于所述第一侧表面与所述电荷积累区域之间，其中所述沟道区域的可变电阻响应于所述电荷积累区域中积累的所述图像电荷；以及中心接触件，其通过所述第一侧表面耦合到所述沟道区域的中心部分以提供通过所述沟道区域的所述中心部分与所述电荷积累区域周围的所述沟道区域的外围之间的所述沟道区域到所述半导体衬底的径向电流路径，其中响应于所述电荷积累区域中积累的所述图像电荷的读出信号经耦合以被提供于所述中心接触件处。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：纳伊尔·I·哈利乌林，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：美国;US