低压超结MOSFET的制造方法技术

本发明专利技术公开了一种低压超结MOSFET的制造方法，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。本发明专利技术能够用传统的半导体制造工艺实现，在工艺难度不加大的情况下，能够制造出具有更高耐压，更低导通电阻的低压超结型器件，提高VDMOS的性能，同时也能降低成本。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域特别是涉及一种低压超结MOSFET的制造方法，本专利技术还涉及一种超结VDMOS器件。
技术介绍
低压超结MOSFET采用新的耐压层结构，利用一系列的阵列排列的深槽结构来在截止状态下在较低电压下就将器件P-body下方N型区载流子耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。该器件现有的结构和制作方法是在深槽结构的上部，第一次多晶硅回刻制程中，讲多晶硅回刻至深槽中间或者中间偏上部位，在生长场氧化层，将深槽分割为上下两截，在上面一届的位置制作MOSFET结构。现有低压沟槽功率MOSFET结构及工艺: 1.深槽上端形成MOSFET器件位置的地方是采用多晶硅干法回刻的方式完成，其对多晶硅干法回刻的制程要求较高。2.第二次多晶硅回刻形成栅极结构的时候，容易形成很大的V字型凹陷，结构形貌很难控制。本专利技术采用深槽结构，利用阵列结构的深槽实现超结功能，在深槽顶部构成传统低压功率M0SFET，将超结工艺结合到低压沟槽MOSFET中，形成一种新型的具有超结功能的低压沟槽功率MOS器件。本专利技术在深槽超结结构的上方制作器件的时候，采用场氧化层湿法腐蚀的方式，形成MOSFET浅沟槽，于浅沟槽中填充多晶硅，干法回刻以形成器件栅极，这种制造方式流程简单，工艺稳定性高。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种低压超结MOSFET的制造方法。为达到上述目的，本专利技术的技术方案是这样实现的: 本专利技术实施例提供一种低压超结MOSFET的制造方法，该方法为:通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。上述方案中，该方法通过以下步骤实现: 步骤一:提供η型重掺杂的η+衬底，并在η+衬底上形成η型外延层； 步骤二:在η型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽； 步骤三:利用热氧化工艺在所述深槽底部和侧壁生长场氧化层； 步骤四:利用多晶硅淀积工艺，进行第一次多晶硅淀积； 步骤五:利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构； 步骤六:场氧化层的湿法腐蚀，在每个深槽上方得到两个浅槽； 步骤七:经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧； 步骤八:第二次多晶硅淀积； 步骤九:第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极； 步骤十:P-BODY注入，形成P阱； 步骤^--: source注入，形成器件源极； 步骤十二:介质淀积； 步骤十三:通过光刻和腐蚀工艺形成形成引线孔； 步骤十四:完成孔钨填充，和表面金属工艺形成器件正面结构； 步骤十五:最后完成背面金属工艺，形成器件漏端，完成最终器件结构。上述方案中，所述步骤四、五中所述第一次多晶硅淀积材料采用掺杂和非掺杂的多晶硅;所述第一次多晶硅回刻可采用干法回刻或者多晶硅CMP工艺实现。上述方案中，所述步骤六中深槽顶部的两个浅槽是用于MOSFET器件制作的位置，位于多晶硅的两边;浅槽的形成采用湿法腐蚀工艺，利用湿法腐蚀掉硅片表面的场氧，再进一步腐蚀进深槽，形成两个深度小于2微米的浅槽;利用氧化层湿法工艺不腐蚀多晶硅的特征，场氧化层的腐蚀自然形成两个浅槽，位于多晶硅两侧。与现有技术相比，本专利技术的有益效果: 本专利技术将低压沟槽MOSFET制造技术与超结工艺结合起来，在低压功率器件上实现超结功能，以提高器件耐压、降低其导通电阻，并且具有更低的栅漏电荷。【附图说明】图1为本专利技术步骤一的示意图； 图2为本专利技术步骤二的示意图； 图3为本专利技术步骤三的示意图； 图4为本专利技术步骤四的示意图； 图5为本专利技术步骤五的示意图； 图6为本专利技术步骤六的示意图； 图7为本专利技术步骤七的示意图； 图8为本专利技术步骤八的示意图； 图9为本专利技术步骤九的示意图； 图10为本专利技术步骤十的示意图； 图11为本专利技术步骤十一的示意图； 图12为本专利技术步骤十二的示意图； 图13为本专利技术步骤十三的示意图； 图14为本专利技术步骤十四的示意图； 图15为本专利技术器件的截面图。【具体实施方式】为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例提供一种低压超结MOSFET的制造方法，该方法为:通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。本专利技术实施例提供一种低压超结MOSFET的制造方法，该方法通过以下步骤实现:步骤一:提供η型重掺杂的η+衬底，并在η+衬底上形成η型外延层，如图1示； 步骤二:在η型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽，如图2示； 步骤三:利用热氧化工艺在所述深槽底部和侧壁生长场氧化层，如图3示； 步骤四:利用多晶硅淀积工艺，进行第一次多晶硅淀积，如图4示； 步骤五:利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构如图5示； 步骤六:场氧化层的湿法腐蚀，在每个深槽上方得到两个浅槽，如图6示； 步骤七:经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧，如图7示； 步骤八:第一■次多晶娃淀积，如图8不； 步骤九:第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，如图9示； 步骤十:P-BODY注入，形成P阱，如图10示； 步骤^--: source注入，形成器件源极，如图11示； 步骤十二:介质淀积，如图12示； 步骤十三:通过光刻和腐蚀工艺形成形成引线孔，如图13示； 步骤十四:完成孔钨填充，和表面金属工艺形成器件正面结构，如图14示； 步骤十五:最后完成背面金属工艺，形成器件漏端，完成最终器件结构，如图15示。所述步骤四、五中所述第一次多晶硅淀积材料采用掺杂和非掺杂的多晶硅;所述第一次多晶硅回刻可采用干法回刻或者多晶硅CMP工艺实现。所述步骤六中深槽顶部的两个浅槽是用于MOSFET器件制作的位置，位于多晶硅的两边;浅槽的形成采用湿法腐蚀工艺，利用湿法腐蚀掉硅片表面的场氧，再进一步腐蚀进深槽，形成两个深度小于2微米的浅槽;利用氧化层湿法工艺不腐蚀多晶硅的特征，场氧化层的腐蚀自然形成两个浅槽，位于多晶硅两侧。上述制程将构成VDMOS工艺与超结工艺结合起来，形成低压超结工艺器件，本专利技术能够用传统的半导体制造工艺实现，在工艺难度不加大的情况下，能够制造出具有更高耐压，更低导通电阻的低压超结型器件，提高VDMOS的性能，同时也能降低成本。传统的沟槽VDMOS器件是利用光刻和沟槽腐蚀工艺形成器件沟槽(两微米以下)，本专利技术直接利用湿法腐蚀工艺，在深槽顶部产生两个沟槽，以形成VDMOS沟槽器件的基本结构，如图6所示。参见图15，功率器件包括元胞区和终端两部分，本专利技术涉及的是元胞区的制造，现有工艺是在深槽形成后，将第一次淀积的多晶硅回刻，以在深槽顶部形成大块浅槽，多晶硅回刻工艺实现的浅槽深度对器件参数影本文档来自技高网...

【技术保护点】
一种低压超结MOSFET的制造方法，其特征在于，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：岳玲，刘挺，杨乐，徐西昌，
申请(专利权)人：西安龙腾新能源科技发展有限公司，
类型：发明
国别省市：陕西;61