屏蔽栅沟槽MOSFET ESD结构及其制造方法技术

本发明专利技术涉及屏蔽栅沟槽MOSFET ESD结构及其制造方法，令ESD多晶硅光刻与栅极引出多晶硅光刻合并在一层栅极引出多晶硅光刻工艺下形成。本发明专利技术可以用传统的半导体制造工艺实现，由旧设计ESD多晶硅光刻和栅极引出多晶硅光刻各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻合并在一层栅极引出多晶硅光刻工艺下形成，在工艺难度不增加的情况下减少一层单独的ESD掩膜板，节约ESD掩膜板成本和后续的光刻工艺成本，最终降低芯片成本。

【技术实现步骤摘要】
屏蔽栅沟槽MOSFETESD结构及其制造方法
本专利技术涉及半导体功率器件
，具体涉及一种屏蔽栅沟槽MOSFETESD结构及其制造方法。
技术介绍
对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折中关系（Ron∝BV2.5），长久以来限制了功率MOSFET器件的发展。屏蔽栅沟槽MOSFET利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得低的导通电阻，打破了传统功率MOSFET的硅极限。屏蔽栅沟槽MOSFET的ESD结构由ESD多晶硅光刻和栅极多晶硅总共需两层掩膜板两次光刻工艺形成，新屏蔽栅沟槽MOSFETESD工艺优化为一层栅极引出多晶硅掩膜板和一次光刻工艺即可形成ESD结构。
技术实现思路
本专利技术的目的是提供一种屏蔽栅沟槽MOSFETESD结构及其制造方法，在最终结构一致情况下，减少一层ESD多晶硅掩膜板成本和一次ESD多晶硅光刻工艺成本。本专利技术所采用的技术方案为：屏蔽栅沟槽MOSFETESD结构的制造方法，其特征在于：ESD多晶硅光刻与栅极引出多晶硅光刻合并为在一层栅极引出多晶硅光刻工艺下形成。所述的屏蔽栅沟槽MOSFETESD结构的制造方法，其特征在于：由以下步骤实现：步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；步骤二：通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽；步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层；步骤四：利用重掺杂N型多晶硅淀积工艺，进行第一次多晶硅淀积；步骤五：通过干法腐蚀工艺进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；步骤六：经过场氧化层光刻和刻蚀，去除表面和侧壁的场氧化层；步骤七：经过干法热氧化工艺生长栅氧化层；步骤八：第二次重掺杂N型多晶硅淀积，并对第二次多晶硅干法回刻至沟槽内；步骤九：第三次非掺杂多晶硅淀积，并利用光刻和干法刻蚀工艺对第三次多晶硅干法回刻至衬底表面；步骤十：P-BODY注入，形成P阱；步骤十一：通过光刻和注入工艺，制作器件有源区，调制ESD区域，降低非掺杂多晶硅覆盖区电阻；步骤十二：淀积介质层，接触孔刻蚀；步骤十三：接触孔刻蚀注入形成欧姆接触，最终完成结构。如所述的屏蔽栅沟槽MOSFETESD结构的制造方法制造的屏蔽栅沟槽MOSFETESD结构。本专利技术具有以下优点：本专利技术可以用传统的半导体制造工艺实现，从旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻在一层栅极引出多晶硅光刻工艺下形成，在工艺难度不增加的情况下减少一层单独的ESD掩膜板，节约ESD掩膜板成本和后续的光刻工艺成本，最终降低芯片成本。附图说明图1为本专利技术步骤一的示意图；图2为本专利技术步骤二的示意图；图3为本专利技术步骤三的示意图；图4为本专利技术步骤四的示意图；图5为本专利技术步骤五的示意图；图6为本专利技术步骤六的示意图；图7为本专利技术步骤七的示意图；图8为本专利技术步骤八的示意图；图9为本专利技术步骤九的示意图；图10为本专利技术步骤十的示意图；图11为本专利技术步骤十一的示意图；图12为本专利技术步骤十二的示意图；图13为本专利技术步骤十三的示意图；图14为本专利技术步骤十四的示意图；图15为本专利技术步骤十五的示意图；图16为优化工艺最终器件的截面图；图17为优化工艺的多晶硅掩膜板分布图；图18为具有ESD结构MOSFET电路简化图。具体实施方式下面结合具体实施方式对本专利技术进行详细的说明。本专利技术涉及屏蔽栅沟槽MOSFETESD结构及其制造方法，从旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻在一层栅极引出多晶硅光刻工艺下形成。旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独的光刻工艺形成，共计两层掩膜板、两次光刻工艺。而本专利技术的新工艺设计优化为一层栅极引出多晶硅掩膜板和一次光刻工艺形成ESD结构。本专利技术涉及的屏蔽栅沟槽MOSFETESD结构的制造方法，由以下步骤实现：步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层，如图1示；步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽，即有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽，如图2示；步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层，如图3示；步骤四：利用重掺杂N型多晶硅淀积工艺，进行第一次N型重掺杂多晶硅淀积，如图4示；步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，去除表面不需要的多晶硅结构，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻，如图5示；步骤七：经过场氧化层光刻和刻蚀，去除表面和侧壁的场氧化层，如图6所示；步骤七：经过干法热氧化工艺生长栅氧化层，如图7所示；步骤八：第二次N型重掺杂多晶硅淀积，并对第二次多晶硅干法回刻至沟槽内，形成浅槽MOSFET器件栅极，如图8所示；步骤九：第三次非掺杂多晶硅淀积，并对第三次多晶硅进行光刻和干法工艺回刻至沟槽内，形成浅槽MOSFET器件栅极，如图9所示；步骤十：P-BODY注入，形成P阱，并对ESD区域进行调制，如图10示；步骤十一：源极光刻注入，形成器件源极，调制ESD区域，并注入非掺杂多晶硅覆盖区降低电阻，如图11示；步骤十二：淀积介质层，接触孔刻蚀，如图12示；步骤十三：通过介质层做分离和外延层腐蚀工艺形成形成接触孔，如图13；步骤十四：完成孔钨填充，和表面金属工艺形成器件正面结构，如图14示。步骤十五：最后完成背面金属工艺，形成器件漏端，接触孔刻蚀注入形成欧姆接触，完成最终器件结构，如图15示。上述制造方法由旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻在一层栅极引出多晶硅光刻工艺下形成，具有以下特点：一、屏蔽栅沟槽MOSFETESD由旧设计ESD多晶硅光刻和栅极引出多晶硅光刻各自单独光刻形成，共计两层掩膜板、两次光刻工艺形成；新工艺设计优化为一层栅极引出多晶硅掩膜板和一次光刻工艺形成ESD结构；二、源极光刻掩膜板需将非掺杂多晶硅区域打开并进行源极注入达到调制非掺杂多晶硅电阻作用。本专利技术的内容不限于实施例所列举，本领域普通技术人员通过阅读本专利技术说明书而对本专利技术技术方案采取的任何等效的变换，均为本专利技术的权利要求所涵盖。本文档来自技高网...

【技术保护点】
屏蔽栅沟槽MOSFET ESD结构的制造方法，其特征在于：ESD多晶硅光刻与栅极引出多晶硅光刻合并为在一层栅极引出多晶硅光刻工艺下形成。

【技术特征摘要】
1.屏蔽栅沟槽MOSFETESD结构的制造方法，其特征在于：ESD多晶硅光刻与栅极引出多晶硅光刻合并为在一层栅极引出多晶硅光刻工艺下形成。2.根据权利要求1所述的屏蔽栅沟槽MOSFETESD结构的制造方法，其特征在于：由以下步骤实现：步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；步骤二：通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽；步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层；步骤四：利用重掺杂N型多晶硅淀积工艺，进行第一次多晶硅淀积；步骤五：通过干法腐蚀工艺进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一...

【专利技术属性】
技术研发人员：周宏伟，杨乐，刘挺，岳玲，
申请(专利权)人：西安龙腾新能源科技发展有限公司，
类型：发明
国别省市：陕西,61