一种半导体器件及其制备方法、电子装置制造方法及图纸
【技术实现步骤摘要】
本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。在传感器(sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。在MEMS集成的半导体器件中，通常是将MEMS晶圆和逻辑器件晶圆直接接合，但是所述方法制备得到器件尺寸较大，不利于集成器件的缩小，因此需要对目前所述MEMS和逻辑器件的集成方法作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件，包括：逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上方并且与所述逻辑元件...
【技术保护点】
一种半导体器件，包括：逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上方并且与所述逻辑元件电连接的互连结构；MEMS器件，嵌于所述逻辑器件中，所述MEMS器件与所述互连结构电连接。
【技术特征摘要】
1.一种半导体器件，包括：
逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上方并且
与所述逻辑元件电连接的互连结构；
MEMS器件，嵌于所述逻辑器件中，所述MEMS器件与所述互连结
构电连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述互连结构
位于所述MEMS器件的两侧，所述MEMS器件嵌于所述互连结构顶部的
中间区域。
3.根据权利要求1所述的半导体器件，其特征在于，所述互连结构
包括顶部金属层和位于所述顶部金属层下方的若干金属层；
所述MEMS器件包括至少两个接触塞和位于部分所述接触塞上方的
电极；
其中，所述顶部金属层设置于同层的所述电极的周围，所述MEMS
器件通过所述接触塞与位于下方的所述金属层相连接。
4.根据权利要求3所述的半导体器件，其特征在于，所述MEMS器
件还进一步包括空腔和位于所述空腔中的可移动的悬梁臂。
5.根据权利要求4所述的半导体器件，其特征在于，所述电极位于
所述悬梁臂的一侧。
6.根据权利要求3所述的半导体器件，其特征在于，所述半导体器
件还进一步包括金属焊盘，所述金属焊盘位于所述顶部金属层的上方。
7.根据权利要求6所述的半导体器件，其特征在于，所述金属焊盘
中还形成有开口，以露出所述顶部金属层。
8.根据权利要求7所述的半导体器件，其特征在于，所述金属焊盘
选用Al；
所述电极和所述接触塞选用SiGe。
9.一种半导体器件的制备方法，包括：
步骤S1：提供逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑
元件上的互连结构，其中，所述互连结构位于层间介电层中；
步骤S2：图案化所述层间介电层，以在所述互连结构顶部之间的所述
层间介电层中形成MEMS凹槽，以露出所述互连结构中的金属层；
步骤S3：在所述MEMS凹槽中形成与所述金属层电连接的MEMS器
件，以得到MEMS器件嵌于所述逻辑器件中的半导体器件。
10.根据权利要求9所述的方法，其特征在于，在所述步骤S1中，
所述互连结构包括顶部金属层和位于所述顶部金属层下方的若干金属层。
11.根据权利要求9所述的方法，其特征在于，所述步骤S2包括：
步骤S21：在所述逻辑器件上形成蚀刻停止层，以覆盖所述逻辑器件；
步骤S22：图案化所述蚀刻停止层和所述层间介电层，以形成所述
MEMS凹槽。
12.根据权利要求9所述的方法，其特征在于，所述步骤S3包括：
步骤S31：在所述MEMS凹槽中露出的所述金属层的上方形成至少两
个嵌于第二层间介电层中的接触塞；
步骤S32：在所述第二层间介电层和所述接触塞上形成牺牲材料层和
导电材料层；
步骤S33：图案化所述导电材料层，以形成第一开口和第二开口和位
于所述第一开口和所述第二开口之间的悬梁臂；
步骤S34：在所述接触塞的上方形成电极开口，并填充导电材料以形
成电极；
步骤S35：在所述悬梁臂周围...
【专利技术属性】
技术研发人员：王伟，黄河，郭亮良，郑超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。