一种功率金属氧化物半导体场效应晶体管（MOSFET）包括衬底、衬底之上的漂移层和漂移层之上的扩展层。扩展层包括通过结型栅极场效应（JFET）区分离的结型注入物对。栅极氧化物层在扩展层的顶上。栅极触点在栅极氧化物层的顶上。源极触点的每个源极触点在与栅极氧化物层和栅极触点分离的扩展层的部分上。漏极触点在与漂移层相对的衬底的表面上。
【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及功率晶体管器件，并且特别涉及功率金属氧化物半导体场效应晶体管(MOSFET)器件。
技术介绍
功率金属氧化物半导体场效应晶体管(MOSFET)是适于在大功率应用中使用的一种类型的晶体管。一般地，功率MOSFET器件具有垂直结构，其中，源极和栅极触点位于通过在衬底上形成的漂移层与漏极触点分离的MOSFET器件的第一表面上。垂直MOSFET有时称为垂直扩散的MOSFET (VDM0SFET)或双扩散的MOSFET (DM0SFET)。由于其垂直结构，功率MOSFET的额定电压是漂移层的掺杂和厚度的函数。相应地，高电压功率MOSFET可以用相对小的占用面积来实现。图1示出了常规的功率MOSFET器件10。常规功率MOSFET器件10包括衬底12、在衬底12之上形成的漂移层14、在与衬底相对的漂移层14的表面中的一个或多个结型注入物16、以及在结型注入物16的每个结型注入物之间的结型栅极场效应晶体管(JFET)区18。结型注入物16的每个结型注入物由离子注入工艺来形成，并且包括深阱区20、基极区22和源极区24。每个深阱区20从与衬底12相对的漂移层14的角落向下延伸向衬底12，并且向内延伸向漂移层14的中心。深阱区20可以均匀地形成，或者包括一个或多个突出区，如图1中示出的那样。每个基极区22沿深阱区20的每个深阱区的内边缘的部分、从与衬底12相对的漂移层14的表面向下向衬底12垂直地形成。每个源极区24在与衬底12相对的漂移层14的表面上的浅的部分中形成，并且横向延伸以交叠深阱区20和基极区22的一部分而不延伸在任一个之上。JFET区18定义结型注入物16的每个结型注入物之间的沟道宽度26。栅极氧化物层28位于与衬底12相对的漂移层14的表面上，并且在每个源极区24的表面的部分之间横向延伸，使得栅极氧化物层28部分地交叠和延伸在结型注入物16中的每个源极区24的表面之间。栅极触点30位于栅极氧化物层28的顶上。两个源极触点32每个位于与衬底12相对的漂移层14的表面上，使得源极触点32的每个源极触点分别部分地交叠结型注入物16中的一个的源极区24和深阱区20两者，并且不接触栅极氧化物层28或栅极触点30。漏极触点34位于与漂移层14相对的衬底12的表面上。在操作中，当未对栅极触点30施加偏置电压并且漏极触点34被正偏置时，每个深阱区20与漂移层14之间的结被反向偏置，由此将常规功率MOSFET 10置于断开状态下。在常规功率MOSFET 10的断开状态下，源极与漏极触点之间的任何电压由漂移层14来支持。由于常规功率MOSFET 10的垂直结构，可以在不损坏器件的情况下将大电压置于源极触点32与漏极触点34之间。图2示出了当器件处在接通状态下时的常规功率MOSFET 10的操作。当将正偏置施加于常规功率MOSFET 10的栅极触点30时，在栅极触点30下面的漂移层14的表面处形成反型层沟道36，由此将常规功率MOSFET 10置于接通状态下。在常规功率MOSFET 10的接通状态下，允许电流(在图2中由阴影区示出)从源极触点32的每个源极触点流过反型层沟道36并流入漂移层14的JFET区18。一旦在JFET区18中，电流就向下穿过漂移层14流向漏极触点34。由在深阱区20、基极区22和漂移层14之间形成的结呈现的电场将JFET区18中的电流流动约束到具有JFET沟道宽度40的JFET沟道38中。在当由结型注入物16呈现的电场被减小时的离反型层沟道36的特定扩展距离42处，电流的流动被横向分布，或展开在漂移层14中，如图2中示出的那样。JFET沟道宽度40和扩展距离42确定功率MOSFET 10的内阻，由此支配器件的性能。常规功率MOSFET 10 —般需要3微米或更宽的沟道宽度26，以便为器件的正确操作维持足够的JFET沟道宽度和40扩展距离42。由深阱区20、基极区22和漂移层14之间的结形成的电场辐射穿过栅极氧化物层28，由此随时间物理地使栅极氧化物层28退化。最终，所述电场将导致栅极氧化物层28损坏，并且常规功率MOSFET 10将停止运行。相应地，需要能够处理断开状态下的高电压同时维持低接通状态电阻并且具有改进的寿命的功率MOSFET。
技术实现思路
本公开涉及一种晶体管器件，该晶体管器件包括衬底、衬底之上的漂移层、以及漂移层之上的扩展层。扩展层包括通过结型栅极场效应(JFET)区分离的结型注入物对。所述结型注入物的每个结型注入物可以包括深阱区、基极区和源极区。所述晶体管器件进一步包括栅极氧化物层、栅极触点、源极触点对和漏极触点。所述栅极氧化物层在所述扩展层的部分上，使得所述栅极氧化物层部分地交叠和延伸在每个结型注入物的每个源极区之间。所述栅极触点在所述栅极氧化物层的顶上。所述源极触点的每个源极触点在所述扩展层的部分上，使得每个源极触点分别部分地交叠每个结型注入物的源极区和深阱区两者。所述漏极触点在与所述漂移层相对的所述衬底的表面上。根据一个实施例，所述扩展层具有缓变的掺杂轮廓，使得所述扩展层的掺杂浓度与所述扩展层中的点离JFET区的距离成比例地降低。根据一个附加实施例，所述扩展层包括多个层，每个具有与该层离JFET区的距离成比例地逐渐降低的不同掺杂浓度。通过将扩展层置于漂移层之上，可以在同时地维持或减小器件的接通电阻时减小每个结型注入物之间的间隔或JFET区的长度。通过减小每个结型注入物之间的间隔，在晶体管器件的反向偏置期间生成的电场的较大部分被结型注入物的每个结型注入物终止，由此减小栅极氧化物层所经受的电场，并增加器件的寿命。在阅读与附图结合的优选实施例的下面详细描述后，本领域技术人员将领会本公开的范围并且认识到其附加方面。【附图说明】被并入且形成本说明书的部分的附图图示了本公开的几个方面，并且与描述一起用于解释本公开的原理。图1示出了常规功率MOSFET器件的略图。图2示出了图1中示出的常规功率MOSFET器件的操作的细节。图3示出了根据本公开的一个实施例的功率MOSFET器件。图4示出了根据本公开的一个实施例的、图3中示出的功率MOSFET器件的操作的细节。图5示出了图3中示出的功率MOSFET器件的替代实施例。图6-15图示了用于制造图3中示出的功率MOSFET器件的工艺。图16示出了指示通过图3中示出的功率MOSFET器件实现的性能改进的图形。图17示出了指示通过图3中示出的功率MOSFET器件实现的寿命改进的图形。【具体实施方式】以下阐述的实施例表示使本领域技术人员能够实践实施例的必要信息，并且图示了实践实施例的最佳模式。在阅读根据附图的下面描述时，本领域技术人员将理解本公开的概念，并且将认识到未在本文中特别提及的这些概念的应用。应当理解的是，这些概念和应用落在本公开和所附权利要求的范围内。将理解的是，尽管术语第一、第二等可以在本文中被用来描述各种元件，但是这些元件不应当受限于这些术语。这些术语仅被用来将一个元件与另一个区分开。例如，在不脱离本公开的范围的情况下，第一元件可以称为第二元件，并且，类似地，第二元件可以称为第一元件。如在本文中使用的，术语“和/或”包括关联的所列出项中的一个或多个的任何和所有组合。将理解的是，当诸如层、区或衬底的元件被称为“本文档来自技高网...
【技术保护点】
一种包括栅极、源极和漏极的晶体管器件，其中，栅极和源极通过至少JFET区、扩展层和漂移层与漏极分离。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：V帕拉，AK阿加瓦尔，L程，DJ利奇滕瓦尔纳，JW帕尔摩尔，
申请(专利权)人：科锐，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。