一种薄膜LED芯片的制备方法技术

本发明专利技术提供一种薄膜LED芯片的制备方法。本方法主要本发明专利技术采用N型金属内置的设计，避免了PN结发出的光被电极线吸收。同时通过N型金属内置的设计，可以让N型欧姆接触金属更加对称地分布在N型半导体中，增大了半导体的发光面积，在保证电流具有更好的扩散性的同时，防止了电流拥堵的现象，并提高了芯片的发光效率。

【技术实现步骤摘要】

本专利技术属于半导体领域，尤其涉及一种薄膜LED芯片的制备方法。
技术介绍
现有技术薄膜LED芯片结构如图1所示。这种芯片一般采用晶圆键合和衬底转移技术，让P面朝下键合到另一个衬底上，剥离生长衬底使N面朝上。P型欧姆接触通常采用高反射率的金属，P型半导体整面均和P金属接触。而N型金属则设计为一些电极线，电流通过N型半导体表面的电极线往N型半导体传输。电极线的设计存在两个重要缺陷:首先，从PN结发出的光射到电极线上容易被吸收，影响出光效率；其次，这些相连的电极线会造成电流在N型半导体中的分布不对称，越靠近电极线附近的区域其电流密度越大，而远离电极线的区域其电流密度却还未饱和。这样电极线附近的区域就会造成电流拥堵，从而降低半导体的发光效率。
技术实现思路
针对现有技术的不足，本专利技术的目的是提供一种电流扩散好，发光效率高、散热佳、工艺简单的薄膜LED芯片制备方法。为了实现上述目的，本专利技术采用以下技术方案:一种薄膜LED芯片的制备方法，包括:在第一衬底上依次形成缓冲层、N型GaN层、多量子阱层、P型GaN层和反射金属层；在所述反射金属层的部分区域上形成第一凹槽、第二凹槽和第一沟槽，所述第一凹槽、第二凹槽和第一沟槽的深度至P型GaN层；在所述反射金属层上沉积一层保护层，所述保护层覆盖了所述第一凹槽、第二凹槽、第一沟槽及P型GaN层；在所述保护层上形成第三凹槽，所述第三凹槽的位置和所述第二凹槽相对应，深度至N型GaN层；在所述保护层上形成第二沟槽，所述第二沟槽的位置和所述第一沟槽相对应，深度至P型GaN层或N型GaN层；在所述保护层上沉积一层绝缘层，所述绝缘层覆盖了所述第三凹槽的侧壁及所述第二沟槽；在所述绝缘层沉积一层连接金属层，所述连接金属层覆盖了整个绝缘层及第三凹槽；采用晶圆键合的方式与第二衬底结合；剥离第一衬底和缓冲层使N型GaN层暴露；在所述N型GaN层形成第三沟槽，所述第三沟槽的位置与第二沟槽相对应，深度至第二沟槽；同时在所述N型GaN层形成第四凹槽，所述第四凹槽的位置与第一凹槽相对应，深度至保护层；在所述第四凹槽内的保护层上形成P电极。优选地，所述薄膜LED芯片的制备方法还包括对N型GaN层进行表面粗化处理。优选地，所述薄膜LED芯片的制备方法还包括对芯片的表面和侧壁做钝化处理。优选地，所述薄膜LED芯片的制备方法还包括在N型GaN层表面放置荧光薄膜制成白光LED芯片。优选地，所述保护层的材料为下列中的一种或多种:T1、W、Tiff, TiWN、Cr、Pt、Au、N1优选地，所述绝缘层的材料为下列中的一种或多种:Si02、S1N、SiN、A1203。优选地，所述连接金属层的材料包括下列中的一种或多种:Sn、T1、W、Tiff.TiWN、Cr、Pt、Au、N1、Alo优选地，所述第一凹槽的形状为方形，长条形，圆形，多边形。优选地，所述第二衬底的材料为半导体、金属或半导体和金属的复合材料。本专利技术的有益效果: 本专利技术采用N型金属内置的设计，避免了 PN结发出的光被电极线吸收。同时通过N型金属内置的设计，可以让N型欧姆接触金属更加对称地分布在N型半导体中，增大了半导体的发光面积，在保证电流具有更好的扩散性的同时，防止了电流拥堵的现象，并提高了芯片的发光效率。【附图说明】图1为现有技术薄膜LED芯片的结构示意图； 图2至图11为本专利技术一个实施例薄膜LED芯片的制备过程结构示意图； 图12至13为本专利技术另一个实施例薄膜LED芯片的制备过程结构示意图。图中标识说明: 1为第一衬底，2为缓冲层，3为N型GaN层，4为多量子阱层，5为P型GaN层，6为反射金属层，7为第一沟槽，8为第一凹槽，9为第二凹槽，10为保护层，11为第三凹槽，12为第二沟槽，13为绝缘层，14为连接金属层，15第二衬底，16为第三沟槽，17为第四凹槽，18为P电极。【具体实施方式】实施例一 本专利技术提供一种薄膜LED芯片的制备方法，如图2至图12所示图中以制备出2颗薄膜LED芯片为例。如图2所示，采用M0CVD外延生长技术，在第一硅衬底1上依次生长缓冲层2、N型GaN层3、多量子阱层4、P型GaN层5，然后采用PVD技术沉淀反射金属层6。如图3A所示，在所述反射金属层6的部分区域上使用湿法刻蚀，形成第一沟槽7，第一凹槽8和第二凹槽9，其中第一沟槽7、第一凹槽8和第二凹槽9的深度至P型GaN层，其俯视图如图3B所示。如图4所示，在反射金属层6上沉积一层TiW保护层10，TiW保护层10覆盖了第一沟槽7、第一凹槽8、第二凹槽9及P型GaN层5。如图5所示，在TiW保护层10上刻蚀形成第三凹槽11，第三凹槽11的位置和第二凹槽9相对应，深度至N型GaN层3，第三凹槽11的宽度比第二凹槽9窄。如图6A所示，在TiW保护层10上刻蚀形成第二沟槽12，第二沟槽12的位置和第一沟槽7相对应，深度至P型GaN层，第二沟槽12的宽度比第一沟槽7窄，其俯视图如图6B所示。如图7所示，在TiW保护层10上沉积一层绝缘层13，其中绝缘层13的材料为二氧化硅，绝缘层13覆盖了第三凹槽11的侧壁及第二沟槽12。如图8所示，在绝缘层13沉积一层连接金属层14，连接金属层14覆盖了整个绝缘层13及第三凹槽11。如图9所示，采用晶圆键合的方式与第二硅衬底15结合，并采用湿法刻蚀剥离第一硅衬底1和缓冲层2使N型GaN层3暴露。如图10A所示，在N型GaN层3上刻蚀形成第三沟槽16，第三沟槽16的位置与第二沟槽12相对应，深度至第二沟槽12，宽度比第二沟槽12窄，同时在N型GaN层3上形成第四凹槽17，第四凹槽17的位置与第一凹槽相对应，深度至保护层10，其俯视图如图10B所示。如图11A所示，在第四凹槽17内的保护层10上形成P电极18，其俯视图如图11B所示。最后，沿着切割道将芯片分离，获得单颗薄膜LED芯片。实施例二 实施例二与实施例一中提供的薄膜LED芯片的制备过程的不同之处在于，在TiW保护层上刻蚀形成第二沟槽，第二沟槽的位置和第一沟槽相对应，深度至N型GaN层，如图12所示，图中19为第二沟槽。该实施例最终形成的薄膜LED芯片如图13所示。以上所述，仅为本专利技术中的【具体实施方式】，但本专利技术的保护范围并不局限于此，任何熟悉该技术的人在本专利技术所揭露的技术范围内，可轻易想到的变换或替换都应涵盖在本专利技术的保护范围之内。因此，本专利技术的保护范围应该以权利要求书的保护范围为准。【主权项】1.一种薄膜LED芯片的制备方法，包括: 在第一衬底上依次形成缓冲层、N型GaN层、多量子阱层、P型GaN层和反射金属层； 在所述反射金属层的部分区域上形成第一凹槽、第二凹槽和第一沟槽，所述第一凹槽、第二凹槽和第一沟槽的深度至P型GaN层； 在所述反射金属层上沉积一层保护层，所述保护层覆盖了所述第一凹槽、第二凹槽、第一沟槽及P型GaN层； 在所述保护层上形成第三凹槽，所述第三凹槽的位置和所述第二凹槽相对应，深度至N型GaN层； 在所述保护层上形成第二沟槽，所述第二沟槽的位置和所述第一沟槽相对应，深度至P型GaN层或N型GaN层； 在所述保护层上沉积一层绝缘层，所述绝缘层覆盖了所述第三凹槽的侧壁及所述第二沟槽； 在所述绝缘层沉积一层连接金属层，所述连接金属层覆本文档来自技高网...

【技术保护点】
一种薄膜LED芯片的制备方法，包括：在第一衬底上依次形成缓冲层、N型GaN层、多量子阱层、P型GaN层和反射金属层；在所述反射金属层的部分区域上形成第一凹槽、第二凹槽和第一沟槽，所述第一凹槽、第二凹槽和第一沟槽的深度至P型GaN层；在所述反射金属层上沉积一层保护层，所述保护层覆盖了所述第一凹槽、第二凹槽、第一沟槽及P型GaN层；在所述保护层上形成第三凹槽，所述第三凹槽的位置和所述第二凹槽相对应，深度至N型GaN层；在所述保护层上形成第二沟槽，所述第二沟槽的位置和所述第一沟槽相对应，深度至P型GaN层或N型GaN层；在所述保护层上沉积一层绝缘层，所述绝缘层覆盖了所述第三凹槽的侧壁及所述第二沟槽；在所述绝缘层沉积一层连接金属层，所述连接金属层覆盖了整个绝缘层及第三凹槽；采用晶圆键合的方式与第二衬底结合；剥离第一衬底和缓冲层使N型GaN层暴露；在所述N型GaN层形成第三沟槽，所述第三沟槽的位置与第二沟槽相对应，深度至第二沟槽；同时在所述N型GaN层形成第四凹槽，所述第四凹槽的位置与第一凹槽相对应，深度至保护层；在所述第四凹槽内的保护层上形成P电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：封波，邓彪，
申请(专利权)人：晶能光电江西有限公司，
类型：发明
国别省市：江西;36