氮化镓基LED外延结构及其制备方法技术

本发明专利技术提供了一种氮化镓基LED外延结构及其制备方法，其中，氮化镓基LED外延结构包括：依次生长于生长衬底表面的成核层、电流扩展层、应力缓冲层、InAlN电子阻挡层、多量子阱垒区、AlGaN电子阻挡层及P型GaN层，其中，InAlN电子阻挡层由多重InAlN/GaN周期结构组成；在每重周期结构中，InAlN层中的In组分为1％～25％。其在多量子阱垒区域前插入由多重InAlN/GaN周期结构组成的InAlN电子阻挡层，在AlGaN电子阻挡层的基础上，进一步对电子进行阻挡，能够有效降低LED芯片在超大电流工作时电子逃逸多量子阱垒区的几率，从而提高LED芯片在超大电流下的光效。大电流下的光效。大电流下的光效。

【技术实现步骤摘要】
氮化镓基LED外延结构及其制备方法


[0001]本专利技术涉及LED
，尤其是一种氮化镓基LED外延结构及其制备方法。

技术介绍

[0002]GaN基LED在工作电流的驱动下，部分注入多量子阱区域(MQW)的电子会从电场加速、多声子复合、俄歇复合等机制中获得足够的能量而逃逸出MQW区域，从而严重降低GaN基LED在大电流下的光电效率。为解决这一问题，行业普遍采用在MQW之后插入一层p型AlGaN电子阻挡层(EBL)的方式来减少电子逃逸。
[0003]对于普通的GaN LED应用，如室内照明、移动照明、户外照明、电视背光等来说，芯片的工作电流密度一般较小，通常不超过100A/cm2，p型AlGaN EBL插入层能够有效的提高LED的光效，以此AlGaN EBL插入层已经成为当前GaN LED结构的标准配置。然而，随着GaN LED应用领域的拓展，出现了一些在单颗LED上就需要施加超大电流密度的场景，如投影仪背光、高强度手电、超远照明等，要求LED芯片在200A/cm2以上的电流密度下连续工作。应用于AR显示和可见光通讯(LiFi)的Micro LED，工作电流密度甚至可能接近1000A/cm2。在这种超高电流密度下，传统的AlGaN EBL插入层对电流逃逸的阻挡效果不再理想。若简单的通过增加AlGaN EBL插入层的厚度或者(和)增加AlGaN EBL插入层中的Al组分来加强电子阻挡，又会导致空穴注入困难和工作电压升高，同样会劣化LED器件的光效。

技术实现思路

[0004]为了克服以上不足，本专利技术提供了一种氮化镓基LED外延结构及其制备方法，有效降低氮化镓基LED在超大电流工作时电子逃逸多量子阱垒区的几率，从而提升光效。
[0005]本专利技术提供的技术方案为：
[0006]一方面，本专利技术提供了一种氮化镓基LED外延结构，包括：依次生长于生长衬底表面的成核层、电流扩展层、应力缓冲层、InAlN电子阻挡层、多量子阱垒区、AlGaN电子阻挡层及P型GaN层，其中，所述InAlN电子阻挡层由多重InAlN/GaN周期结构组成；在每重周期结构中，InAlN层中的In组分为1％～25％。
[0007]另一方面，本专利技术提供了一种氮化镓基LED外延结构制备方法，包括：依次在生长衬底表面形成成核层、电流扩展层、应力缓冲层、InAlN电子阻挡层、多量子阱垒区、AlGaN电子阻挡层及P型GaN层，其中，所述InAlN电子阻挡层由多重InAlN/GaN周期结构组成；在每重周期结构中，InAlN层中的In组分为1％～25％。
[0008]在本专利技术提供的氮化镓基LED外延结构及其制备方法中，在多量子阱垒区域前插入由多重InAlN/GaN周期结构组成的InAlN电子阻挡层，在AlGaN电子阻挡层的基础上，进一步对电子进行阻挡，能够有效降低LED芯片在超大电流工作时电子逃逸多量子阱垒区的几率，从而提高LED芯片在超大电流下的光效。
附图说明
[0009]图1为本专利技术中氮化镓基LED外延结构示意图；
[0010]图2为本专利技术一实例中InAlN电子阻挡层结构示意图；
[0011]图3为本专利技术一实例中氮化镓基LED外延结构示意图。
[0012]附图标记：
[0013]1‑
生长衬底，2
‑
成核层，3
‑
电流扩展层，4
‑
应力缓冲层，5
‑
InAlN电子阻挡层，6
‑
多量子阱垒区，7
‑
AlGaN电子阻挡层，8
‑
P型GaN层。
具体实施方式
[0014]为了更清楚地说明本专利技术实施案例或现有技术中的技术方案，下面将对照附图说明本专利技术的具体实施方式。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0015]本专利技术提供了一种氮化镓基LED外延结构，如图1所示，包括：依次生长于生长衬底1表面的成核层2、电流扩展层3、应力缓冲层4、InAlN电子阻挡层5、多量子阱垒区6、AlGaN电子阻挡层7及P型GaN层8，其中，InAlN电子阻挡层7由多重InAlN/GaN周期结构组成；在每重周期结构中，InAlN层中的In组分为1％～25％。
[0016]具体来说，生长衬底1可以为蓝宝石衬底、硅衬底、碳化硅衬底等任意衬底；成核层2为GaN层和/或AlN层和/或AlGaN层，厚度为10nm～3000nm；电流扩展层3为GaN层或AlGaN层，厚度为500nm～5000nm；应力缓冲层4为InGaN/GaN超晶格结构或低温GaN层。在InAlN电子阻挡层5中，InAlN/GaN的重复周期在1到50之间，且在每重周期结构中，InAlN层的厚度为1nm～50nm，GaN层的厚度为1nm～100nm。在实际应用中，GaN层中可以选择性的进行Si掺杂，尤其是GaN层的厚度超过4.5nm时需要进行掺杂，当厚度比较薄在1nm～4.5nm之间掺杂也可以不掺杂。多量子阱垒区6由InGaN/GaN或InGaN/AlGaN多量子阱垒结构形成，且多量子阱垒结构的周期为1～10，其中，在InGaN/GaN多量子阱垒结构中，单个InGaN量子阱的厚度为1nm～5nm，单个GaN量子垒的厚度为3nm～20nm；在InGaN/AlGaN多量子阱垒结构中，单个InGaN量子阱的厚度为1nm～5nm，单个A1GaN量子垒的厚度为3nm～20nm。A1GaN电子阻挡层7的厚度为5nm～50nm，Al组分不超过30％；P型GaN层8的厚度为50nm～150nm。
[0017]相对应的，本专利技术还提供了一种氮化镓基LED外延结构制备方法，包括：依次在生长衬底表面形成成核层、电流扩展层、应力缓冲层、InAlN电子阻挡层、多量子阱垒区、A1GaN电子阻挡层及P型GaN层，其中，InAlN电子阻挡层由多重InAlN/GaN周期结构组成；在每重周期结构中，InAlN层中的In组分为1％～25％。在InAlN电子阻挡层中，InAlN/GaN的重复周期在1到50之间，且在每重周期结构中，InAlN层的厚度为1nm～50m，GaN层的厚度为1nm～100nm。
[0018]在上述氮化镓基LED外延结构及制备得到的氮化镓基LED外延结构中，InAlN电子阻挡层中的InAlN层与GaN层之间的导带势垒高度差高于AlGaN电子阻挡层与GaN层之间的导带势垒高度差，致使InAlN电子阻挡层中的InAlN层对注入多量子阱垒区域(MQW)的电子有很强的减速(阻挡)效果，从而有效降低超大电流下电子越过p型AlGaN电子阻挡层而逃逸出多量子阱垒区的几率。
[0019]以下通过一实例对上述氮化镓基LED外延结构及制备方法进行进一步说明：
[0020]使用MOCVD生长设备，选用100mm直径的硅(111)晶圆片作为生长衬底1。AlN层和AlGaN层作为成核层2。掺S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化镓基LED外延结构，其特征在于，包括：依次生长于生长衬底表面的成核层、电流扩展层、应力缓冲层、InAlN电子阻挡层、多量子阱垒区、AlGaN电子阻挡层及P型GaN层，其中，所述InAlN电子阻挡层由多重InAlN/GaN周期结构组成；在每重周期结构中，InAlN层中的In组分为1％～25％。2.如权利要求1所述的氮化镓基LED外延结构，其特征在于，在所述InAlN电子阻挡层中，InAlN/GaN的重复周期在1到50之间，且在每重周期结构中，InAlN层的厚度为1nm～50nm，GaN层的厚度为1nm～100nm。3.如权利要求1或2所述的氮化镓基LED外延结构，其特征在于，所述生长衬底为蓝宝石衬底或硅衬底或碳化硅衬底；和/或，所述成核层为GaN层和/或AlN层和/或AlGaN层，厚度为10nm～3000nm。4.如权利要求1或2所述的氮化镓基LED外延结构，其特征在于，所述电流扩展层为GaN层或AlGaN层，厚度为500nm～5000nm；和/或，所述应力缓冲层为InGaN/GaN超晶格结构或多孔结构。5.如权利要求1或2所述的氮化镓基LED外延结构，其特征在于，所述多量子阱垒区由InGaN/GaN或InGaN/AlG...

【专利技术属性】
技术研发人员：付羿，周名兵，涂逵，
申请(专利权)人：晶能光电江西有限公司，
类型：发明
国别省市：