器件制造方法技术

技术编号:12986033 阅读:72 留言:0更新日期:2016-03-04 12:20
本发明专利技术的标记形成方法具有如下的步骤:在晶圆上对掩膜像进行曝光,基于该掩膜像的一部分形成形状相互不同的第一及第二抗蚀剂标记;通过旋转涂敷将包含嵌段共聚物在内的聚合物层涂敷在晶圆上;在所涂敷的聚合物层上形成自组装区域;有选择地除去自组装区域的一部分;和使用第一及第二抗蚀剂标记在晶圆上形成第一及第二晶圆标记。能够在利用嵌段共聚物的自组装来形成电路图案时形成标记。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在衬底上形成标记的标记形成技术、对形成在衬底上的标记进行检测的标记检测技术及使用该标记形成技术或标记检测技术的器件制造技术。
技术介绍
半导体器件典型地包含形成在衬底上的多层电路图案,在半导体器件的制造工序中,为了使这些多层电路图案相互准确地对位,在衬底的规定层的标记形成区域形成定位用或对位用的定位标记。在衬底是半导体晶圆(以下简称为晶圆)的情况下,定位标记也被称为晶圆标记。半导体器件以往的最微细的电路图案是采用了例如使用曝光波长为193nm的干法或液浸法的曝光装置的干法或液浸光刻工序而形成的。预想到即使组合以往的光学光刻和最近正进行着开发的双重图形工艺(Double Patterning Process),也难以形成例如比22nm节点更微细的电路图案。与此相关地,最近提出了如下的方案:在使用光刻工序形成的图案之间,使用嵌段共聚物(Block Co-Polymer)的定向自组装(Directed Self-Assembly)生成纳米级的微细结构(亚光刻结构),由此,形成比当前的光刻技术的分辨率极限更微细的电路图案(例如,参照专利文献1或日本特开2010-269304号公报)。已知嵌段共聚物的图案化后的结构还作为微结构域(微相分离结构域)或仅作为结构域。现有技术文献专利文献专利文献1:美国专利申请公开第2010/0297847号说明书
技术实现思路
通过使用嵌段共聚物的定向自组装,能够在衬底的某层形成纳米级的微细的电路图案。而且,有时还谋求在该层上一并形成电路图案和定位标记。但是,若仅利用以往的方法形成定位标记,则根据嵌段共聚物的自组装,定位标记自身也会形成预想不到的微细结构,若在之后的工序中该定位标记的检测变困难,则衬底的层间的重合精度可能会降低。本专利技术的方案的目的在于,鉴于这样的情况,提供在利用嵌段共聚物的自组装来形成电路图案时能够使用的标记形成技术。根据第一方面,提供一种标记形成方法,其包括以下的步骤:在衬底的包含标记形成区域在内的区域中对掩膜像进行曝光,基于该掩膜像的第一部分,在该标记形成区域中形成形状互不相同的第一标记及第二标记;在包含该标记形成区域在内的区域中涂敷包含嵌段共聚物在内的聚合物层;在涂敷了的该聚合物层的至少一部分形成自组装区域;有选择地除去所形成的自组装区域的一部分;和使用所述第一标记及第二标记,在该衬底的标记形成区域中分别形成第一定位用的标记及第二定位用的标记。根据第二方面,提供一种标记检测方法,其为通过第一方面的标记形成方法而形成在衬底的标记形成区域中的第一定位用的标记及第二定位用的标记的检测方法,其包括以下的步骤:生成第一定位用的标记及第二定位用的标记的检测信号;评估生成的检测信号;基于评估的结果,选择第一定位用的标记及第二定位用的标记中的用于衬底的定位的 ο根据第三方面,提供一种器件制造方法,其包括以下的步骤:使用第一方面的标记形成方法在衬底上形成层间的对位用的标记;使用该对位用的标记进行对位,对该衬底进行曝光;和对该曝光了的衬底进行处理。专利技术效果根据本专利技术的方面,由于使用形状相互不同的第一标记及第二标记形成第一定位用的标记及第二定位用的标记,所以即使在发生了嵌段共聚物的自组装的情况下,也能够使至少一方的对位用标记形成为目标形状。由此,在使用嵌段共聚物的自组装形成电路图案时,能够与该电路图案一并地形成对位用的标记。【附图说明】图1的(Α)是表示在实施方式的一例中使用的图案形成系统的主要部分的框图,图1的(Β)是表示图1的(Α)中的曝光装置的概要结构的图。图2的(Α)是表示实施方式的一例晶圆的某器件层的俯视图,图2的(Β)是表示在图2的(Α)的一个照射区域中附设的多个晶圆标记及该照射区域内的电路图案的一部分的放大俯视图。图3是表示实施方式的一例的图案形成方法的流程图。图4的㈧、⑶、(C)、⑶、(Ε)、(F)、(G)及⑶分别是在表示图案形成工序中逐渐变化的晶圆的图案的一部分的放大剖视图。图5的(Α)是表不光罩的标记图案的一部分的放大俯视图,图5的⑶是图5的(Α)中的Β部分的放大俯视图。图6的(Α)是表不第一晶圆标记用的抗蚀剂图案的一部分的放大俯视图,图6的(Β)及(C)分别是表示图6的(Α)中的Β部分的不同的制造阶段的图案的放大俯视图。图7的㈧、⑶及(C)分别是表示图6的㈧中的Β部分的不同的制造阶段的图案的放大俯视图。图8是表不在实施方式的一例中形成的第一晶圆标记的结构的放大俯视图。图9的(Α)是表不第二晶圆标记用的光罩的图案的一部分的放大俯视图,图9的(Β)是表不图9的(Α)的Β部分的放大图。图10的(Α)是表示第二晶圆标记用的抗蚀剂图案的一部分的放大俯视图,图10的(Β)及(C)分别是表示图10的(Α)中的Β部分的不同的制造阶段的图案的放大俯视图。图11是表示晶圆的半径方向的位置和形成在该位置的晶圆标记的形状之间的关系的一例的图。图12的(Α)是表不所形成的晶圆标记的一部分的放大俯视图,图12的(Β)是表示图12的㈧的标记的图像的拍摄信号的一例的图,图12的(C)是表示图12的⑶的拍摄信号的微分信号的一例的图。图13的(A)、(Β)、(C)及(D)分别是表示在变形例的图案形成工序中逐渐变化的晶圆的图案的一部分的放大剖视图。图14是表示电子器件的制造工序的一例的流程图。【具体实施方式】参照图1的(A)?图12的(C),对本专利技术的优选实施方式的一例进行说明。首先,在本实施方式中,对为了形成半导体器件等的电子器件(微型器件)的电路图案而使用的图案形成系统的一例进行说明。图1的(A)表示本实施方式的图案形成系统的主要部分,图1的(B)表示图1的(A)中的由步进式扫描机(scanning stepper)(扫描仪)构成的扫描型的曝光装置(投影曝光装置)100的概要结构。在图1的(A)中,图案形成系统包括:曝光装置100,其对涂敷了感光材料的晶圆(半导体晶圆)进行曝光;涂敷显影机(coater/developer)200,其对晶圆涂敷作为感光材料的抗蚀剂(resist)及进行显影;薄膜形成装置300 ;蚀刻装置400,其对晶圆进行干式或湿式的蚀刻;聚合物处理装置500,其进行包含后述嵌段共聚物(BlockCo-Polymer:BCP)的聚合物(Polymer)(共聚物)的处理;退火装置600 ;搬运系统700,其在这些装置间进行晶圆的搬运;和主机计算机(未图示)等。本专利技术所使用的嵌段共聚物是包含多于一个的分别以嵌段为单位存在的单体(monomer)在内的聚合物、或由这些单体衍生的聚合物。单体的各嵌段包含单体的重复排列。作为嵌段共聚物能够使用二嵌段共聚物或三嵌段共聚物等的任意的聚合物。这些中的二嵌段共聚物具有两个不同的单体的嵌段。二嵌段共聚物能够简写成A-b-B,这里,A表示第一嵌段的聚合物,B表示第二嵌段的聚合物,-b-表示具有A及B的嵌段的二嵌段共聚物。例如,PS-b-PMMA表示聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)的二嵌段共聚物。除了链状的嵌段共聚物以外,还能够将具有其他结构的嵌段共聚物例如星型共聚物、分支共聚物、超支化共聚物或接枝共聚物用来作为本专利技术的嵌段共聚物。另外,嵌段共聚物有如下的倾向:构成该嵌段共聚物的各嵌段(单体)彼此集合本文档来自技高网...
器件制造方法

【技术保护点】
一种标记形成方法,其特征在于,包括以下的步骤:在衬底上形成具有第一间隔的一对第一图案和具有与所述第一间隔不同的第二间隔的一对第二图案;在形成了所述第一图案及所述第二图案之后,将嵌段共聚物涂敷在所述衬底上;对所述涂敷了的所述嵌段共聚物进行自组装处理;和在所述自组装处理之后,在所述一对第一图案之间和所述一对第二图案之间的至少一方形成标记。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:芝裕二
申请(专利权)人:株式会社尼康
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1