一种SRAM自跟踪复制位线电路制造技术

本发明专利技术公开了一种SRAM自跟踪复制位线电路，该电路能够利用正在进行读操作存储单元附近的一列未工作在保持状态的存储单元作为复制位线对读状态进行跟踪，从而可以精确的模拟SRAM读操作时位线的放电过程，进而产生具有较小偏差的灵敏放大器使能信号，有效降低读错误率，特别适用于有较大工艺波动的先进制造工艺和拥有较大规模SRAM存储阵列的电路中。

【技术实现步骤摘要】

本专利技术涉及集成电路（1C)设计领域，尤其涉及一种SRAM自跟踪复制位线电路。
技术介绍
随着科技的发展，对高速低功耗集成电路的需求与日倶增。通过降低电源电压被 普遍用于低功耗集成电路的设计。然而，工艺偏差随着电源电压的下降而恶化，这将使电路 性能显著下降。同时集成电路制造工艺的提升使制造更小尺寸的器件成为可能，然而研究 表明在同一片芯片上晶体管阈值电压的偏差与其最小尺寸成反比。在SRAM(静态随机存储 器）设计中采用能够减小灵敏放大器控制时序信号偏差的技术能够减少位放电时间，提高 SRAM读数据速度，降低动态功耗，同时也能降低读失效率。因此在低电压下降低SRAM中灵 敏放大器控制时序信号的工艺偏差具有很重要的意义。 为了在降低电源电压节省功耗的前提下降低工艺偏差提高工艺容忍能力，现有技 术中主要包括以下几种方案： 1)如图1中所示的为传统复制位线技术电路结构，由B.S.Amrutur和 M.A.Horowitz提出，现在广泛的运用在SRAM设计中以替代原始的反相器链结构产生灵敏 放大器使能信号。传统复制位线电路由冗余单元DC以及复制单元RC组成；其中DC和RC 的总本文档来自技高网...

【技术保护点】
一种SRAM自跟踪复制位线电路，其特征在于，包括：若干组包含依次连接了本地控制信号产生模块、灵敏放大器以及SRAM基本单元的存储阵列，且组与组之间的存储阵列并联连接；其中，每一SRAM基本单元均平均分成紧挨在一起排列的A、B、C、D四列；将字线译码地址信号的后两位作为本地译码信号，选择A、B、C、D中的一列进行读写操作，其他未被选中的三列存储单元组工作在保持状态；从三列处于保持状态的存储单元组中选择与正在进行读操作的存储单元相隔一列的存储单元组作为复制位线，用来产生灵敏放大器的使能信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴秀龙，蔺智挺，彭春雨，徐晨杰，高珊，李正平，谭守标，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽;34