降低漏电流的存储器装置制造方法及图纸

本发明专利技术提供一种降低漏电流的存储器装置。该降低漏电流的存储器装置包括一字线、一第一位线、一第二位线、一存储单元、一位线平衡电路以及一平衡控制电路。该存储单元耦接该字线、该第一及该第二位线。该位线平衡电路耦接该第一及该第二位线。当该存储单元未被存取时，该位线平衡电路依据一平衡信号的控制而导通，以平衡该第一及该第二位线上的电压电平。该平衡控制电路输出该平衡信号至该位线平衡电路，且使该平衡信号先维持一第一电压电平之后再降至一第二电压电平。本发明专利技术通过调整平衡信号的电压电平，降低了栅极与基体间的漏电流，减小了电力消耗。

【技术实现步骤摘要】

本专利技术是有关于存储器装置，特别是有关于用以降低漏电流的存储器电路。
技术介绍
图1A是一现有存储器装置10的区块图，而图1B是存储器装置10中各信号的时序图。在图1A中，存储器装置10包括一字线WL、一第一位线BL、一第二位线BLB、一存储单元11以及一位线平衡电路12，其中存储器装置10为一随机存取存储器，存储单元11为一存储器胞。存储单元11耦接字线WL、第一位线BL和第二位线BLB。位线平衡电路12耦接第一位线BL和第二位线BLB。位线平衡电路12接收一平衡信号EQL，用以平衡第一位线BL和第二位线BLB上的电压(如图1B所示)。在图1A中，当存储器装置10欲读取存储于存储单元11上的存储数据时，存储器装置10的控制端(未图示)会开启字线WL(如图1B所示)，并停止输出平衡信号EQL至位线平衡电路12 (或是如图1B所示，将平衡信号EQL设为低电压电平)，以关闭位线平衡电路12的运作。当字线WL开启时，存储单元11输出其中的存储数据至第一位线BL和第二位线BLB。接着，耦接于第一位线BL和第二位线BLB的一感测放大器(未图示)感测第一位线BL和第二位线BLB上的一本文档来自技高网...

【技术保护点】
一种降低漏电流的存储器装置，其特征在于，包括：一字线；一第一位线；一第二位线；一存储单元，耦接该字线、该第一及该第二位线；一位线平衡电路，耦接该第一及该第二位线，当该存储单元未被存取时，依据一平衡信号的控制而导通，以平衡该第一及该第二位线上的电压电平；以及一平衡控制电路，输出该平衡信号至该位线平衡电路，且使该平衡信号先维持一第一电压电平之后再降至一第二电压电平。

【技术特征摘要】

【专利技术属性】
技术研发人员：张昆辉，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71