本发明专利技术公开了一种微机系统掉电检测与数据存储电路，包括：微处理器（3）、时钟电路（1）、掉电检测电路（2）和铁电存储器（4）。微处理器（3）作为微机系统的中央处理器，时钟电路（1）记录系统掉电时刻的时间，铁电存储器（4）选用铁电存储器FM22L16-55-TG，存储掉电时刻的系统数据；掉电检测电路（2）检测到系统掉电时，立刻把系统时间和系统数据存储在存储器中。该电路硬件结构简单、成本低，在车辆、交通控制和智能化停车场管理系统等方面，具有一定的使用价值。
【技术实现步骤摘要】
本专利技术涉及一种微机系统检测与存储电路，特别是一种微机系统掉电检测与数据存储电路。
技术介绍
在微机控制系统中，CPU要执行的程序、要处理的数据和处理的中间结果等都存放在存储器中，目前微机的存储器几乎全部采用易失性存储器，一旦系统意外失电，这些数据往往被丢失。因此，当系统意外失电时必须采取一定的检测措施进行系统的掉电保护，以避免系统产生混乱。目前常用的掉电检测与数据存储电路也都包括:微处理器，还包括:时钟电路、掉电检测电路和铁电存储器三部分。在时钟电路设计时，牵涉到备用电源的选择，备用电源通常选用电池，但是由于电池的体积大，还需要安装底座，并且当电量用尽时，需要经常替换或取下充电，这样为电路板设计和生产安装及设备运行带来不便。存储器是微机系统的记忆部件，其种类分为易失性和非易失性两类。若采用易失性存储器，为了防止断电后存储的数据丢失，必须增加备用电源为其供电，这就又增加了电路的复杂性，而非易失性存储器则断电后存储的数据不丢失。传统的非易失性存储器技术均源自ROM技术，有不易写入、写入需要特大功耗等缺点。掉电检测电路，若存储器选用带备用电源的易失性存储器，掉电检测电路不但要实现电压检测预警，还要实现易失性存储器备用电源的切换。若存储器选用非易失性存储器，则无需备用电源切换。因此掉电检测电路的设计与存储器的选型相互关联。
技术实现思路
本专利技术目的在于提供一种微机系统掉电检测和数据存储电路，解决微机系统防止掉电数据丢失，重新上电数据及时恢复问题。一种微机系统掉电检测与数据存储电路，包括:微处理器，还包括:时钟电路、掉电检测电路和铁电存储器，其中，时钟电路，包括:时钟芯片DS1302、晶振、电容C1、二极管D1、电阻R1、电阻R2、电阻R3和电阻R4 ;掉电检测电路，包括:分压电阻R5、分压电阻R6和掉电检测芯片MAX693ESE ;铁电存储器型号为FM22L16-55-TG。时钟芯片DS1302的SCLK、1/0、/RST分别与微处理器的SCLK、1/0、/RST连接，其中时钟芯片DS1302的SCLK与上拉电阻R2的一端连接，上拉电阻R2的另一端与系统电源VCC相连，时钟芯片DS1302的I/O与上拉电阻R3的一端连接，上拉电阻R3的另一端与系统电源VCC相连，时钟芯片DS1302的/RST与上拉电阻R4的一端连接，上拉电阻R4的另一端与系统电源VCC相连，时钟芯片DS1302的XI和X2分别与晶振两端连接，时钟芯片DS1302的VCC1与电容C1的正极连接，电容C1的负极与系统地GND连接，系统电源VCC与二极管D1的正极连接，二极管D1的负极与电阻R1的一端连接，电阻R1的另一端均与电容C1的正极和时钟芯片DS1302的VCC1连接，时钟芯片DS1302的GND与系统GND连接，时钟芯片DS1302的VCC2与系统电源VCC连接。掉电检测芯片MAX693ESE的VBAT与系统GND连接，掉电检测芯片MAX693ESE的Vout与系统工作电压VCC连接；分压电阻R5的一端均与掉电检测芯片MAX693ESE的比较检测电压输入端PFI和分压电阻R6的一端连接，分压电阻R5的另一端与系统电源VCC连接，分压电阻R6的另一端与系统GND连接；掉电检测芯片MAX693ESE的比较检测电压输出端/PF0与微处理器中断输入端口 INT连接。铁电存储器FM22L16-55-TG的18根地址线A0到A17分别与微处理器的18根地址线A0到A17——对应连接，铁电存储器FM22L16-55-TG的16位数据线的低8位数据线DO到D7分别与微处理器的DO到D7——对应连接、铁电存储器FM22L16-55-TG的16位数据线的高8位数据线D8到D15分别与微处理器的DO到D7 —一对应连接，铁电存储器FM22L16-55-TG的片选信号/CE与微处理器的/CS连接，铁电存储器FM22L16-55-TG的写使能/WE、读使能/0E分别与微处理器的写读控制信号/WE、/RD对应连接，铁电存储器FM22L16-55-TG的高低字节选择/UB、/LB及睡眠模式选择/ZZ分别与微处理器的三个I/O 口对应连接。掉电检测芯片MAX693ESE的比较检测电压输入端PFI的输入电压是1.25V，由分压电阻R5、分压电阻R6对系统工作电压VCC分压，使比较检测电压输入端PFI输入电压为1.25V。在系统电源VCC下降过程中，当掉电检测芯片MAX693ESE的比较检测电压输入端PFI输入为1.25V时，掉电检测芯片MAX693ESE的/PF0输出低电平，触发微处理器中断，进行时间数据和系统数据存储操作，若掉电检测芯片MAX693ESE的比较检测电压输入端PFI输入大于1.25V时，掉电检测芯片MAX693ESE的/PF0输出拉高，不进行数据存储。时钟芯片DS1302由时钟芯片DS1302的VCC1和VCC2两者中的较大者供电，当时钟芯片DS1302的VCC2的电压值大于时钟芯片DS1302的VCC1的电压值0.2V时，时钟芯片DS1302的VCC2给时钟芯片DS1302供电，当时钟芯片DS1302的VCC2的电压值小于时钟芯片DS1302的VCC1的电压值时，时钟芯片DS1302由时钟芯片DS1302的VCC1供电。当系统正常供电时，时钟芯片DS1302的VCC2等于系统电源VCC，由系统电源VCC为时钟芯片DS1302供电，同时系统电源VCC通过二极管D1给电容C1充电；当系统掉电时，时钟芯片DS1302的VCC2的电压值小于时钟芯片DS1302的VCC1的电压值，且时钟芯片DS1302的VCC1等于电容C1的端电压，由于二极管的反向截至特性，电容C1只给时钟芯片DS1302供电，保证时钟电路在掉电状态下继续工作，维持系统时间的连续性。在系统掉电时，读取时钟芯片DS1302此时的系统时间，并保存在铁电存储器FM22L16-55-TG中。对时钟芯片DS1302进行读写操作，必须把时钟芯片DS1302的/RST置高电平，若时钟芯片DS1302的/RST为低电平，则终止所有的数据传送，并且该管脚为高阻抗状态。在时钟芯片DS1302的/RST保持低电平时，时钟芯片DS1302的SCLK也必须保持低电平。对时钟芯片DS1302进行读操作，时钟芯片DS1302的/RST为高电平，先在八个时钟周期的上升沿输入一个读地址/命令字节，紧跟八个时钟周期的下降沿，数据被读出，并且数据从BitO位到Bit7位依次输出。对时钟芯片DS1302进行写操作，时钟芯片DS1302的/RST为高电平，先在八个时钟周期的上升沿输入一个写地址/命令字节，紧跟八个时钟周期的上升沿，数据被写入时钟芯片DS1302，并且数据从BitO位开始到Bit7位依次写入。当掉电检测电路产生掉电中断触发信号时，微处理器开始对铁电存储器FM22L16-55-TG进行写操作，把此时的系统时间和系统数据写入铁电存储器FM 2 2 L16 - 5 5 - T G，保证系统数据的完整性。当系统重新上电时，微处理器对铁电存储器FM22L16-55-TG进行读操作，对系统数据进行重新恢复。对铁电存储器FM22L16-55-TG进行读写操作时，铁电存储器FM22L16-55-TG的/CE是低本文档来自技高网...
【技术保护点】
一种微机系统掉电检测与数据存储电路，包括：微处理器（3），其特征在于还包括：时钟电路（1）、掉电检测电路（2）和铁电存储器（4），其中，时钟电路（1），包括：时钟芯片DS1302、晶振、电容C1、二极管D1、电阻R1、电阻R2、电阻R3和电阻R4；掉电检测电路（2），包括：分压电阻R5、分压电阻R6和掉电检测芯片MAX693ESE；铁电存储器（4）型号为FM22L16‑55‑TG；时钟芯片DS1302的SCLK、I/O、/RST分别与微处理器（3）的SCLK、I/O、/RST连接，其中时钟芯片DS1302 的SCLK与上拉电阻R2的一端连接，上拉电阻R2的另一端与系统电源VCC相连，时钟芯片DS1302 的I/O与上拉电阻R3的一端连接，上拉电阻R3的另一端与系统电源VCC相连，时钟芯片DS1302 的/RST与上拉电阻R4的一端连接，上拉电阻R4的另一端与系统电源VCC相连，时钟芯片DS1302 的X1和X2分别与晶振两端连接，时钟芯片DS1302 的VCC1与电容C1的正极连接，电容C1的负极与系统地GND连接，系统电源VCC与二极管D1的正极连接，二极管D1的负极与电阻R1的一端连接，电阻R1的另一端均与电容C1的正极和时钟芯片DS1302的VCC1连接，时钟芯片DS1302的GND与系统GND连接，时钟芯片DS1302的VCC2与系统电源VCC连接；掉电检测芯片MAX693ESE的VBAT与系统GND连接，掉电检测芯片MAX693ESE的Vout与系统工作电压VCC连接；分压电阻R5的一端均与掉电检测芯片MAX693ESE的比较检测电压输入端PFI和分压电阻R6的一端连接，分压电阻R5的另一端与系统电源VCC连接，分压电阻R6的另一端与系统GND连接；掉电检测芯片MAX693ESE的比较检测电压输出端/PFO与微处理器（3）中断输入端口INT连接；铁电存储器（4）FM22L16‑55‑TG的18根地址线A0到A17分别与微处理器（3）的18根地址线A0到A17一一对应连接，铁电存储器（4）FM22L16‑55‑TG的16位数据线的低8位数据线D0到D7分别与微处理器（3）的D0到D7一一对应连接、铁电存储器（4）FM22L16‑55‑TG的16位数据线的高8位数据线D8到D15分别与微处理器（3）的D0到D7一一对应连接，铁电存储器（4）FM22L16‑55‑TG的片选信号/CE与微处理器（3）的/CS连接，铁电存储器（4）FM22L16‑55‑TG的写使能/WE、读使能/OE分别与微处理器（3）的写读控制信号/WE、/RD对应连接，铁电存储器（4）FM22L16‑55‑TG的高低字节选择/UB、/LB及睡眠模式选择/ZZ分别与微处理器（3）的三个I/O口对应连接；掉电检测芯片MAX693ESE的比较检测电压输入端PFI的输入电压是1.25V，由分压电阻R5、分压电阻R6对系统工作电压VCC分压，使比较检测电压输入端PFI输入电压为1.25V；在系统电源VCC下降过程中，当掉电检测芯片MAX693ESE的比较检测电压输入端PFI输入为1.25V时，掉电检测芯片MAX693ESE的/PFO输出低电平，触发微处理器（3）中断，进行时间数据和系统数据存储操作，当掉电检测芯片MAX693ESE的比较检测电压输入端PFI输入大于1.25V时，掉电检测芯片MAX693ESE的/PFO输出拉高，不进行数据存储；时钟芯片DS1302由时钟芯片DS1302的VCC1和VCC2两者中的较大者供电，当时钟芯片DS1302的VCC2的电压值大于时钟芯片DS1302的VCC1的电压值0.2V时，时钟芯片DS1302的VCC2给时钟芯片DS1302供电，当时钟芯片DS1302的VCC2的电压值小于时钟芯片DS1302的VCC1的电压值时，时钟芯片DS1302由时钟芯片DS1302的VCC1供电；当系统正常供电时，时钟芯片DS1302的VCC2等于系统电源VCC，由系统电源VCC为时钟芯片DS1302供电，同时系统电源VCC通过二极管D1给电容C1充电；当系统掉电时，时钟芯片DS1302的VCC2的电压值小于时钟芯片DS1302的VCC1的电压值，且时钟芯片DS1302的VCC1等于电容C1的端电压，由于二极管的反向截至特性，电容C1只给时钟芯片DS1302供电，保证时钟电路（1）在掉电状态下继续工作，维持系统时间的连续性；在系统掉电时，读取时钟芯片DS1302此时的系统时间，并保存在铁电存储器FM22L16‑55‑TG中；对时钟芯片DS1302进行读写操作，必须把时钟芯片DS1302的/RST置高电平，当时钟芯片DS1302的/RST为低电平，则终止所有的数据传送，并且该管脚为高阻抗状态；在时钟芯片DS1302的/RST保持低电平时，时钟芯片DS...
【技术特征摘要】
【专利技术属性】
技术研发人员：王留民，孙春香，刘冠达，
申请(专利权)人：北京机械设备研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。