包括带电荷穿通阻止层以降低穿通的CMOS器件及其制造方法技术

公开了包括带电荷穿通阻止层以降低穿通的CMOS器件及其制造方法。根据实施例，一种CMOS器件包括n型器件和p型器件，其中，n型器件和p型器件各自均可以包括：在衬底上形成的鳍状结构；在衬底上形成的隔离层，其中鳍状结构在隔离层上方的部分充当该n型器件或p型器件的鳍；在鳍状结构位于鳍下方的部分的侧壁上形成的带电荷的穿通阻止层；以及在隔离层上形成的与鳍相交的栅堆叠，其中，对于n型器件，穿通阻止层带净负电荷；对于p型器件，穿通阻止层带净正电荷。

【技术实现步骤摘要】

本公开涉及半导体领域，更具体地，涉及一种包括带电荷穿通阻止层以降低穿通的互补金属氧化物半导体(CMOS)器件及其制造方法。
技术介绍
随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅极。特别是，在体FinFET ( S卩，形成于体半导体衬底上的FinFET，更具体地，鳍由体半导体衬底形成并因此与体半导体衬底相接)中，在源漏区之间可能存在经由鳍下方衬底部分的泄漏，这也可称作穿通(punch-through)。通常，可以利用离子注入和/或热扩散来(在鳍下方)形成穿通阻止层。理想的穿通阻止层应当在鳍中不含掺杂剂，同时使鳍下方的衬底部分完全耗尽。但是，现有技术中难以形成穿通阻止层的陡峭分布(S卩，从鳍中的几乎不掺杂到鳍下方的高掺杂)。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种具有新颖的穿通阻止层结构的CMOS器件及其制造方法。根据本公开的一个方面，提供了一种CMOS器件，包括η型器件和ρ型器件，其中，η型器件和Ρ型器件各自均包括:在本文档来自技高网...

【技术保护点】
一种互补金属氧化物半导体CMOS器件，包括n型器件和p型器件，其中，n型器件和p型器件各自均包括：在衬底上形成的鳍状结构；在衬底上形成的隔离层，其中鳍状结构在隔离层上方的部分充当该n型器件或p型器件的鳍；在鳍状结构位于鳍下方的部分的侧壁上形成的带电荷的穿通阻止层；以及在隔离层上形成的与鳍相交的栅堆叠，其中，对于n型器件，穿通阻止层带净负电荷；对于p型器件，穿通阻止层带净正电荷。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，魏星，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11