一种半导体器件及其制作方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上沉积形成刻蚀停止层；在所述刻蚀停止层上沉积形成应力缓冲层；在所述应力缓冲层上形成低k介电层。根据本发明专利技术的制作方法在低k或超低k介电层和刻蚀停止层之间形成应力缓冲层，提高了低k或超低k介电层和刻蚀停止层间的附着力，避免了剥离或者脱层问题的出现，进而提高了器件的性能和良率。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法、电子 目.ο
技术介绍
随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以超低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(FET)的器件，然后在BEOL(集成电路制造后段制程)中形成互连结构。正如摩尔定律所预测的，半导体衬底尺寸的不断缩小，以及为了提高器件的性能在半导体衬底上形成了更多的晶体管，采用互连结构来连接晶体管是必然的选择。然而相对于元器件的微型化和集成度的增加，电路中导体连线数目不断的增多，使得导体连线架构中的电阻及电容所产生的寄生效应，造成了严重的传输延迟(RC Delay)，为了减少RC延迟，采用低k或超低k介电材料作为介电层。而在形成低k或超低k介电层之前，往往先沉积形成刻蚀停止层。刻蚀停止层一方面用于在低k或超低k介电层内定义凹槽及通孔结构时的刻蚀停止作用(因两者间的构成材质不同，具有较佳的刻蚀选择比)。另一方面，可防止金属铜材料的扩散。同时为了保护其下方的低k或超低k介电层，使其在刻蚀时不被腐蚀形成凹陷，因此，低k或超低k介电层的集成需要刻蚀停止层。然而在后端工艺制程(BEOL)中铜互连线的制作时，低k或超低k介电层往往是多孔的，且较柔软及脆弱，并通常具有相对于邻近膜层而言较高的热膨胀率和较低的热传导性，导致低k或超低k介电层与邻近的刻蚀停止层之间有较差的附着性。而在进行后续的化学机械研磨或者封装制程时，容易造成低k或超低k介电层和刻蚀停止层间剥离或脱层问题的出现。针对此问题，通常的做法是在刻蚀停止层和低k或超低k介电层之间增加一层具有拉应力的氧化硅初始层，但是这种方法对于刻蚀停止层和低k或超低k介电层间的附着力的提闻很有限。因此，为了解决上述技术问题，有必要提出一种新的制作方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在问题，本专利技术实施例一提出一种半导体器件的制作方法，包括:提供半导体衬底，在所述半导体衬底上沉积形成刻蚀停止层；在所述刻蚀停止层上沉积形成应力缓冲层；在所述应力缓冲层上形成低k介电层。进一步，所述应力缓冲层的应力从下至上逐渐由压应力转变为拉应力。进一步，所述应力缓冲层的碳含量从下至上由零逐渐增加，从最下层部分的S1到最上层的SiCO。进一步，采用等离子化学气相沉积工艺形成所述应力缓冲层，其中，以甲基二乙氧基硅烷为源气体，Cl -松油烯为致孔剂，氧气为氧化剂。进一步，在所述等离子化学气相沉积过程中，低频射频功率从预设定值逐渐减小到零，高频射频功率从零逐渐增大到预设定值，保持总的射频功率不变，其中所述总的射频功率与后续沉积所述低k介电层时的射频功率相同，α-松油烯的流量从零逐渐增大到预设定流量值，所述预设定流量值与后续沉积所述低k介电层时的流量值相同。进一步，所述应力缓冲层的厚度范围为200?500埃。进一步，所述低k介电层的材料包括多孔的SiCOH。进一步，采用等离子化学气相沉积工艺形成所述低k介电层，其中，以甲基二乙氧基硅烷为源气体，α -松油烯为致孔剂，氧气为氧化剂。进一步,所述低k介电层具有拉应力。进一步，所述刻蚀停止层的材料选自SiCN、SiC或SiN。进一步，所述刻蚀停止层具有压应力。本专利技术实施例二提供一种半导体器件，包括:半导体衬底；依次位于所述半导体衬底上的刻蚀停止层、应力缓冲层和低k介电层，其中所述应力缓冲层的应力从下至上逐渐由压应力转变为拉应力。进一步，所述应力缓冲层的碳含量从下至上由零逐渐增加，从最下层部分的S1到最上层的SiCO。进一步,所述低k介电层具有拉应力。 进一步，所述刻蚀停止层具有压应力。本专利技术实施例三提供一种电子装置，其包括实施例二中所述的半导体器件。综上所述，根据本专利技术的制作方法在低k或超低k介电层和刻蚀停止层之间形成应力缓冲层，提高了低k或超低k介电层和刻蚀停止层间的附着力，避免了剥离或者脱层问题的出现，进而提高了器件的性能和良率。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1为根据本专利技术实施例一的步骤实施时所获得器件的剖面示意图；图2为根据本专利技术实施例一中方法依次实施的步骤的流程图；图3为根据本专利技术实施例二中半导体器件的示意性剖面图；图4为根据本专利技术实施例三电子装置的示意性剖面图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上沉积形成刻蚀停止层；在所述刻蚀停止层上沉积形成应力缓冲层；在所述应力缓冲层上形成低k介电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31