一种无运放低压低功耗的带隙基准电路制造技术

本实用新型专利技术提出一种无运放低压低功耗的带隙基准电路。该电路包括正温度系数电路、负温度系数电路和输出电路，其中，还包括：偏置电路，所述偏置电路包括偏置PMOS管和偏置NMOS管，所述偏置PMOS管与输出电路中的PMOS管并联；所述偏置PMOS管的漏极与所述偏置NMOS管源极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的漏极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连。增加了偏置电路，可以保证正温度系数电路中，三极管集电极的电压保持一致，不会随电源电压的变化使得电路的基准电流有变化，提高了输出电压对于电源变化的抑制能力。

【技术实现步骤摘要】

本技术属于集成电路领域，涉及一种无运放低压低功耗的带隙基准电路。
技术介绍
随着系统集成技术的飞速发展，基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源是超大规模集成电路和电子系统的重要组成部分，可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。带隙基准是所有基准电压中最受欢迎的一种，其主要作用是在集成电路中提供稳定的参考电压或参考电流，这就要求带隙基准对电源电压的变化和温度的变化不敏感。如图1所示，为现有技术中的无运放带隙基准电压电路。该电路包括正温度系数电路、负温度系数电路和输出电路。正温度系数电路具体包括两个NPN三极管QO和Q1，以及电阻R1，其中QO的集电极和基极连接；负温度系数电路包括NPN三极管Q2和电阻R2。输出电路包括三个PMOS管MP2、MP3和MP4，用于将电流转换为电压输出。其中，三极管Ql与QO的发射极-基极之间的面积比例为N:1，MP2、MP3和MP4的漏极和栅极之间的电压差为 2:2 -K。带隙基准电压VBG 的表达式为:VBG = VBE (Q2) + *R2，其中，VBE (Q2)为具有负温度系数的Q2的基射结电压，A VBE = In (N) *kT/e为QO和Ql的基射结电压差，该电压差具有正温度系数，T为温度，k = 1.38X 10 23J/K, e = 1.6X10 19C0由上述带隙基准电压VBG的表达式可以看出，要想得到想要的VBG，必须对温度系数进行精确调节，而温度系数的调节比较困难，因此，该电路很难实现对带隙基准电压的调-K-T O
技术实现思路
本技术的目的是提出一种无运放低压低功耗的带隙基准电路，以解决带隙基准电压难以调节的问题。第一方面，本技术实施例提供了一种无运放低压低功耗的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路，其中，还包括:偏置电路，所述偏置电路包括偏置PMOS管和偏置NMOS管，所述偏置PMOS管与输出电路中的PMOS管并联；所述偏置PMOS管的漏极与所述偏置NMOS管源极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的漏极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连。上述电路中，优选的是，还包括:串联的第一输出电阻和第二输出电阻，并联在所述负温度系数电路的两端，所述第一输出电阻和第二输出电阻的连接点作为电压输出端。上述电路中，优选的是:第一输出电阻和/或第二输出电阻，其阻值可调。上述电路中，优选的是:所述负温度系数电路包括第二三极管和负温度电阻。本技术实施例的技术方案，为了满足芯片对于低压低功耗需求而进行了改进，对于静态功耗要求较高的芯片有极其重大的意义。该带隙基准电路中，由于不再引入运放，所以也就不会产生失调电压对于带隙(bandgap)输出电压影响的问题。为了增大该电路对于电源电压的抑制作用，增加了一路偏置电路，可以保证正温度系数电路中，三极管QO集电极(collector)与Ql的集电极(collector)端保持一致，不会随电源电压的变化使得电路的基准电流有变化，提高了输出电压对于电源变化的抑制能力。为了得到更大范围的带隙基准源的输出，又另外增加了一路输出电阻，可以通过调整输出电阻的阻值得到零温漂温度系数的输出，温度系数不随电阻值以及输出电压值的变化而改变。【附图说明】图1为现有带隙基准电路的电路图；图2为本技术实施例提供的一种带隙基准电路的电路图；图3为本技术实施例的仿真结果示意图。【具体实施方式】下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。图2为本技术实施例提供的一种带隙基准电路的电路图，该无运放低压低功耗的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路。具体的，正温度系数电路具体包括两个NPN三极管，即第零三极管QO和第一三极管Q1，以及正温度电阻Rl。QO和Ql呈镜像设置，QO和Ql的基极互联，发射极互联，且集电极分别与输出电路相连。其中，Ql与QO的发射极-基极之间的面积比例为N:1。负温度系数电路包括一个NPN三极管，即第二三极管Q2和负温度电阻R2。Q2的发射极与R2相连，Q2的集电极和栅极相连，且与输出电路相连。输出电路包括三个PMOS管MP2、MP3和MP4，用于将电流转换为电压输出。MP2、MP3和MP4并联，即MP2、MP3和MP4的栅极相连，源极相连，且漏极分别连接正温度系数电路和负温度系数电路中的三极管Q0、Q1和Q2的集电极。其中，MP2、MP3和MP4的漏极和栅极之间的电压差为2:2:K。本实施例中，还进一步包括:偏置电路。所述偏置电路包括偏置PMOS管MPl和偏置NMOS管丽I，MPl与输出电路中的各PMOS管并联，即栅极相连，源极相连，且漏极最终连接至正温度系数电路；ΜΡ1的漏极与MNl源极相连；ΜΝ1的栅极与正温度系数电路中QO的集电极连接，MNl的漏极与正温度系数电路中Ql的发射极连接；Q1的集电极和基极相连。本技术实施例的技术方案为了增大该电路对于电源电压的抑制作用，增加了一路MPl以及丽I组成的偏置电路，可以保证QO集电极(collector)与Ql的集电极(collector)保持一致，不会随电源电压的变化使得电路的基准电流有变化。提高了输出电压对于电源变化的抑制能力。上述电路中，优选的是还设置有串联的第一输出电阻R3和第二输出电阻Rout，并联在所述负温度系数电路的两端，R3和Rout的连接点作为电压VBG输出端。具体是，所述负温度系数电路包括Q2和R2。则R3和Rout并联在Q2和R2的两端，R3与Q2的集电极相连。第一输出电阻和/或第二输出电阻，其阻值优选可调，以便能够调整输出电压的范围。本技术实施例的技术方案，为了满足芯片对于低压低功耗需求而进行了改进，对于静态功耗要求较高的芯片有极其重大的意义。该带隙基准电路中，由于不再引入运放，所以也就不会产生失调电压对于带隙(bandgap)输出电压影响的问题。为了得到更大范围的带隙基准源的输出，又另外增加了一路R3与Rout组成的电阻，可以通过调整Rout的值得到零温漂温度系数的输出，温度系数不随电阻值以及输出电压值的变化而改变。上述电路结构的输出电压VBG的表达式为:VBG = *(Rout/Rl)其中，Vbe (q2)为Q2的发射结电压，Vt = KT/q，q为电子电荷(1.6*10E_19库仑)，K为玻尔兹曼常量，T为温度，η为Ql的三极管数量N。根据此表达式可以看出，输出电压VBG可以通过调整Rout的大小来改变，其温度特性不随电阻Rout的改变而改变。在核心电路输出电压部分引入两个电阻组成的分支，实现了输出电压可调的情况下保持温度系数不变。如图3所示，图3中横轴代表电源电压VCC，其变化范围是从1.5V_4.0V,纵轴代表输出电压的变化范围。上面的线条代表采用本技术实施例进行仿真后的输出电压V本文档来自技高网...

【技术保护点】
一种无运放低压低功耗的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路，其特征在于，还包括：偏置电路，所述偏置电路包括偏置PMOS管和偏置NMOS管，所述偏置PMOS管与输出电路中的PMOS管并联；所述偏置PMOS管的漏极与所述偏置NMOS管源极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的漏极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓龙利，刘铭，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：新型
国别省市：北京;11