【技术实现步骤摘要】
本申请是申请日为2009年9月25日、申请号为200910176069.9、专利技术名称为“微处理器装置、集成电路以及选择基底偏压的方法”的申请的分案申请。
本专利技术主要关于一种于微处理器晶粒(die)提供基底偏压(substratebiasing)以减低次临界漏电流(sub-thresholdleakage)，特别有关于一种选择性提供基底偏压至微处理器上的功能区块的装置与方法，以减低电力消耗(powerconsumption)及最小化功能区块内的装置基底的噪声。
技术介绍
因互补式金属氧化物半导体(ComplementaryMetal-OxideSemiconductor，以下简称CMOS)电路比其他类型的集成电路(integratedcircuit，以下简称IC)较为密集(dense)且其消耗的电力较少，所以CMOS技术已成为于集成电路中的数字电路设计的主流(dominantstyle)。CMOS电路由N型沟道金属氧化物半导体(n-channelmetal-oxide-semiconductor，以下简称NMOS)与P型沟道金属氧化物半导体(p-channelmetal-oxide-semiconductor，以下简称PMOS)共同组成，根据设计、比例(scale)、材质(material)及制程(process)的不同，NMOS与PMOS分别具有一临界电压(此指栅极对源极的电压)。由于集成电...
【技术保护点】
一种微处理器装置，其特征在于，包括：一第一电源供应节点，提供一第一核心电压；一功能区块，具有多个电力模式，该功能区块包括：多个半导体装置，分别具有一基底接点；以及一第一基底偏压导线，设置于上述功能区块及耦接至少一上述半导体装置的上述基底接点；一第一充电节点；一第一选择电路，包括一第一半导体装置及一第二半导体装置，当上述功能区块于低电力模式时，耦接上述第一基底偏压导线至上述第一充电节点，并于上述功能区块为全电力模式时钳制上述第一基底偏压导线至上述第一电源供应节点；以及一基底偏压电路，当上述功能区块于上述低电力模式时，将上述第一充电节点充电至相对于上述第一核心电压的一第一偏移电压的一第一基底偏压，其中，上述基底偏压电路包括一控制装置及一偏压产生器，当上述功能区块为上述低电力模式时，上述控制装置提供一第一控制信号来控制上述偏压产生器产生并输出上述第一基底偏压以将上述第一充电节点充电，当上述功能区块转换为上述全电力模式时，上述控制装置通过上述第一控制信号来控制上述偏压产生器产生并输出上述第一核心电压以驱动上述第一充电节点至上述第一核心电压，上述控制装置还提供一第二控制信号至上述第一选择电路的一...
【技术特征摘要】
2008.09.25 US 12/237,483;2008.09.25 US 12/237,4631.一种微处理器装置，其特征在于，包括：
一第一电源供应节点，提供一第一核心电压；
一功能区块，具有多个电力模式，该功能区块包括：
多个半导体装置，分别具有一基底接点；以及
一第一基底偏压导线，设置于上述功能区块及耦接至
少一上述半导体装置的上述基底接点；
一第一充电节点；
一第一选择电路，包括一第一半导体装置及一第二半导体
装置，当上述功能区块于低电力模式时，耦接上述第一基底偏
压导线至上述第一充电节点，并于上述功能区块为全电力模式
时钳制上述第一基底偏压导线至上述第一电源供应节点；以及
一基底偏压电路，当上述功能区块于上述低电力模式时，
将上述第一充电节点充电至相对于上述第一核心电压的一第一
偏移电压的一第一基底偏压，
其中，上述基底偏压电路包括一控制装置及一偏压产生器，
当上述功能区块为上述低电力模式时，上述控制装置提供一第
一控制信号来控制上述偏压产生器产生并输出上述第一基底偏
压以将上述第一充电节点充电，当上述功能区块转换为上述全
电力模式时，上述控制装置通过上述第一控制信号来控制上述
偏压产生器产生并输出上述第一核心电压以驱动上述第一充电
节点至上述第一核心电压，
上述控制装置还提供一第二控制信号至上述第一选择电路
的一控制输入端，在上述功能区块操作为上述全电力模式时，
上述第二控制信号使上述第一半导体装置导通且上述第二半导
体装置不导通，在上述功能区块操作为上述低电力模式时，上
述第二控制信号使上述第一半导体装置不导通且上述第二半导
体装置导通。
2.根据权利要求1所述的微处理器装置，其特征在于，上
述第一半导体装置耦接于上述第一电源供应节点及上述第一基
底偏压导线之间；
上述第二半导体装置耦接于上述第一基底偏压导线及上述
第一充电节点之间；以及
上述第一选择电路于上述全电力模式致能上述第一半导体
装置及于上述低电力模式致能上述第二半导体装置。
3.根据权利要求2所述的微处理器装置，其特征在于，
上述第二控制信号在上述功能区块操作于上述全电力模式
时具有一第一状态，并于上述功能区块操作于上述低电力模式
时具有一第二状态；以及
上述第一选择电路于上述第二控制信号于上述第一状态时
致能上述第一半导体装置，并于上述第二控制信号于上述第二
状态时致能上述第二半导体装置。
4.根据权利要求1所述的微处理器装置，其特征在于，还
包括：
一第二电源供应节点，提供一第二核心电压；
其中上述第一选择电路包括：
上述控制输入端，接收该第二控制信号，上述第二控
制信号切换于上述第一核心电压与上述第二核心电压之
间，以指示上述功能区块的电力模式；
一第一电平移位电路，具有接收上述第二控制信号的
一输入端与提供一电平移位控制信号的一输出端，其中上
述电平移位控制信号切换于上述第一基底偏压与上述第二
核心电压之间；
一反相器，具有接收上述电平移位控制信号的一输入
端及一输出端，其中上述反相器的输出端切换于上述第一
\t基底偏压及上述第二核心电压之间；
上述第一半导体装置，包括接收上述电平移位控制信
号的一栅极、耦接上述第一电源供应节点的一源极以及耦
接上述第一基底偏压导线的一漏极与一基底；以及
上述第二半导体装置，包括耦接上述反相器的输出端
的一栅极、耦接上述第一充电节点的一源极以及耦接上述
第一基底偏压导线的一漏极与一基底。
5.根据权利要求1所述的微处理器装置，其特征在于，还
包括：
一第一钳位装置，耦接于上述第一电源供应节点与上述第
一基底偏压导线之间，上述第一钳位装置具有一控制输入端，
其中当上述第一钳位装置的控制输入端致能时，上述第一钳位
装置钳制上述第一基底偏压导线至上述第一电源供应节点；以
及
一第二电平移位电路，具有接收上述第二控制信号的一输
入端以及耦接于上述第一钳位装置的上述控制输入端的一输出
端，其中当上述功能区块为上述低电力模式时，上述第二电平
移位电路驱动上述第二电平移位电路的输出端至上述第一基底
偏压，以使上述第一钳位装置不导通。
6.根据权利要求5所述的微处理器装置，其特征在于，还
包括：
一第二钳位装置，耦接于上述第一电源供应节点与上述第
一基底偏压导线之间，上述第一钳位装置还具有一控制输入端，
其中当上述第二钳位装置的控制输入端致能时，上述第二钳位
装置钳制上述第一基底偏压导线至上述第一电源供应节点；以
及
一缓冲器，具有耦接上述第二电平移位电路的一输入端与
\t一耦接上述第二钳位装置的输出端；
其中当上述功能区块于上述低电力模式时，上述缓冲器驱
动其输出端跟随上述第二电平移位电路的上述输出端，以将上
述第二钳位装置不导通。
7.根据权利要求1所述的微处理器装置，其特征在于，还
包括：
一第二电源供应节点，提供一第二核心电压；
其中上述功能区块还包括绕线于上述功能区块中的一第二
基底偏压导线，上述第二基底偏压导线耦接至少一上述半导体
装置的上述基底接点；
一第二充电节点；
一第二选择电路，当上述功能区块于上述低电力模式时，
耦接上述第二基底偏压导线至上述第二充电节点，当上述功能
区块为上述全电力模式时，上述第二选择电路钳制上述第二基
底偏压导线至上述第二电源供应节点；
其中当上述功能区块于上述低电力模式时，上述基底偏压
电路将上述第二充电节点充电至对应于上述第二核心电压的一
第二偏移电压的一第二基底偏压。
8.根据权利要求7所述的微处理器装置，其特征在于，当
上述功能区块于上述低电力模式时，上述偏压产生器将上述第
一充电节点充电，以使得上述第一充电节点相对于上述第一核
心电压具有一正电压偏移，当上述功能区块于上述低电力模式
时，上述偏压产生器将上述第二充电节点充电，以使得上述第
二充电节点相对于上述第二核心电压具有一负电压偏移。
9.根据权利要求8所述的微处理器装置，其特征在于，
上述第一半导体装置为一第一P型沟道装置，且具有一源
极与一漏极耦接于上述第一电源供应节点及上述第一基底偏压
\t导线之间；
上述第一半导体装置为一第二P型沟道装置，且具有一源
极及一漏极耦接于上述第一充电节点及上述第一基底偏压导线
之间；
上述第二选择电路，包括：
一第一N型沟道装置，具有一源极及一漏极耦接于上述第
二电源供应节点与上述第二基底偏压导线之间；以及
一第二N型沟道装置，具有一源极及一漏极耦接于上述第
二充电节点与上述第二基底偏压之间。
10.根据权利要求9所述的微处理器装置，其特征在于，
上述第二控制信号为一P型控制信号，上述控制装置还设
置一N型控制信号，其中上述P型控制信号与上述N型控制信号
分别切换于上述第一核心电压与上述第二核心电压之间，用以
指示上述功能区块的电力模式；
上述第一选择电路还包括：
一P型电平移位电路，具有接收上述P型控制信号的一
输入端与提供一第一电平移位控制信号的一输出端，上述
第一电平移位控制信号切换于上述第二核心电压与上述第
一基底偏压之间；以及
一第一反相器，具有接收上述第一电平移位控制信号
的一输入端与切换于上述第二核心电压及上述第一基底偏
压之间的一输出端；
其中上述第一P型沟道装置具有耦接于上述第一基底偏压
导线的一基底与接收上述第一电平移位控制信号的一栅极，上
述第二P型沟道装置具有耦接于上述第一基底偏压导线的一基
底与耦接上述第一反相器的上述输出端的一栅极；
上述第二选择电路还包括：
一N型电平移位电路，具有接收上述N型控制信号的一
输入端与提供一第二电平移位控制信号的一输出端，上述
第二电平移位控制信号切换于上述第一核心电压与上述第
二基底偏压之间；以及
一第二反相器，具有接收上述第二电平移位控制信号
的一输入端与切换于上述第一核心电压及上述第二基底偏
压之间的一输出端；
其中上述第一N型沟道装置具有耦接于上述第二基底偏压
导线的一基底与接收上述第二电平移位控制信号的一栅极，上
述第二N型沟道装置具有耦接于上述第二基底偏压导线的一基
底与耦接上述第二反相器的上述输出端的一栅极。
11.根据权利要求1...
【专利技术属性】
技术研发人员：雷蒙·A·贝特伦，马克·J·伯兹，凡妮莎·S·坎尼克，达鲁斯·D·嘉斯金斯，詹姆斯·R·隆柏格，马修·罗素·尼克森，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。