该发明专利技术公开了一种用于逐次逼近模数转换器的电荷重分配方法，涉及微电子与固体电子领域，特别是涉及一种逐次逼近模数转换器的电荷重分配方法。不需要引入额外的校正DAC，也不需要引入任何校正算法，只需要将最大电容拆分成两个电容并在两次转换之间交换第一个电容和第三个电容，即可抵消DNL/INL的最大误差，因此，与传统依赖校正DAC或者校正算法来提高DNL/INL的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。
【技术实现步骤摘要】
涉及微电子与固体电子领域，特别是涉及一种逐次逼近模数转换器的电荷重分配 方法。
技术介绍
为了衡量ADC的性能和量化效果，需要引入一些性能指标。ADC的性能指标一 般有：信号噪声比（Signal-to-Noise Ratio,缩写为SNR)，无杂散动态范围（Spurious Free Dynamic Range，缩写为 SFDR)、信号噪声失真比（Signal-to-Noise-and-Distortion Ratio,缩写为SNDR)、有效精度（Effective Number of Bits，缩写为ΕΝ0Β)、积分非线性 (Integral Nonlinearity，缩写为 INL)、微分非线性（Differential Nonlinearity，缩写为 DNL)等，这些参数会影响到ADC的设计方法和结构选取。品质因子（Figure of Merit，缩写 为F0M)是衡量ADC设计水平的指标。SAR ADC普遍用于低速（几十kHz到数MHz)、中精度 (8~10位）的场合。在这一精度、速度范围内，所采用技术相对成熟，获得了极低的FOM值。 在 2010 年，文献采用 65nm工艺设计的10位lMS/s SAR ADC，功耗仅I. 9W，FOM值为4. 4f J/step，这一 FOM值在 2012年以前一直为世界上最低的FOM值。文献1&118,6.&11(1?11；设计的用于无线传感网络的7~10位精度可编程SAR ADC，可实 现宽范围的采样率调节，调节范围为〇~2MS/s，利用每步2位（2-bit/cycle)和异步电路 等多项关键技术在整个调节范围内实现2. 8~6. 6fJ/step的超低FOM值。文献设计的 10位200kS/s电荷重分配型SAR ADC，FOM值仅0. 85f J/step，为目前世界上最低的FOM值。 正是由于近年来电荷重分配型SAR ADC取得了一些令人瞩目的成果，因此成为研究热点。 电荷重分配型SAR ADC受限于电容失配，使得SAR ADC的DNL和INL严重恶化。 目前，利用校正电路来克服工艺的缺陷已经成为高性能SAR ADC的设计趋势。对于电容 失配，文南犬采用前台校正 的方法，引入校正DAC，一上电先计算各个电容误差，将各个电容误差存入寄存器，之后在 SAR ADC正常工作的时候，校正DAC对电容误差进行抵消，达到校正的目的，校正之后，INL 提高了 8LSB。但是前台校正需要打断ADC的正常工作，不能跟踪电容误差随温度、环境的 变化。文献引入复杂的后 台校正算法对基数（Radix)小于2的非二进制电容阵列的失配误差进行校正，能实时跟踪 电源电压、温度变化造成的电容误差变化，校正之后，SNDR从47. 2dB提升到50dB，SFDR从 66. 5dB提升到85. 9dB，虽然校正之后线性度提升近20dB，但是复杂的数字后处理制约了该 后台校正算法的适用性，而且基数小于2的非二进制电容阵列增加了版图设计的复杂度， 在实际应用中有较大的限制。
技术实现思路
本专利技术针对
技术介绍
的不足解决的技术问题是提出一种简单易实现的SAR ADC电 荷重分配方法，在既不引入校正DAC，也不采用任何校正算法的情况下，提高SAR ADC的DNL 和 INL0 本专利技术的技术方案是，该方法包 括： 步骤1 :通过两组电容对输入电压进行采样，包括比较器的正端输入电压和负端 输入电压，每一端电容组包含五位电容：最高位电容、次高位电容、第三位电容、第四位电 容、第五位电容；所有电容下极板采样输入电压，上极板接共模电平；在判断最高位是否大 于0时，所有电容上极板断开与共模电平的连接，下极板接共模电平，判断输入电压是否大 于0,获得最高位的输出码字； 步骤2 :若最高位的输出码字为1，则在步骤1的基础上将比较器的正端输入和 负端输入的最高位电容和次高位电容悬空；比较器正端输入第三位电容的下极板连接 VREFP，负端输入的第三位电容连接VREFN，则输入电压与0. 5倍基准电压比较，获得第二位 输出码字；若最高位的输出码字为〇,则在步骤1的基础上，将比较器的正端输入和负端输 入的最高位电容和次高位电容悬空；比较器正端输入第三位电容的下极板连接VREFN，负 端输入的第三位电容连接VREFP，则输入电压与-0. 5倍基准电压比较，获得第二位输出码 字。 步骤3 :假设最高位的输出码字为1，若次高位的输出码字为1，则在步骤2的基础 上，将正端前三位电容连接VREFP，负端前三位电容连接VREFN，其余电容的接法保持不变， 将输入电压与〇. 75倍基准电压进行比较，获得第三位输出码字；若次高位为0,则正端第三 位电容接VREFP，负端第三位电容接VREFN，正、负端其余所有电容接VCM，输入电压与0. 25 倍基准电压进行比较，获得第三位的输出码字； 步骤4 :假设最高位的输出码字为1，若次高位和第三位的输出码字均为1，则在 步骤3的基础上，将比较器正端输入第四位电容连接VREFP，负端第四位电容连接VREFN， 其余电容的接法保持不变，将输入电压与0.875倍基准电压进行比较，获得第四位输出码 字；若次高位的输出码字为1，第三位的输出码字为〇,则将比较器正端输入第四位电容连 接VREFN，负端第四位电容连接VREFP，其余电容的接法保持不变，将输入电压与0. 625倍 基准电压进行比较，获得第四位的输出码字；若次高位的输出码字为0,第三位的输出码字 为1，则在步骤3的基础上，将比较器正端输入第四位电容连接VREFP，负端第四位电容连接 VREFN，其余电容的接法保持不变，将输入电压与0. 375倍基准电压进行比较，获得第四位 输出码字；若次高位和第三位的输出码字均为〇,则在步骤3的基础上，将比较器正端输入 第四位电容连接VREFN，负端第四位电容连接VREFP，其余电容的接法保持不变，将输入电 压与0. 125倍基准电压进行比较，获得第四位输出码字； 当ADC输出码字的最高位为0时，获得第四位输出码字的四种情况的连接方法与 当ADC输出码字的最高位为1时相比只需将电容与VREFP和VREFN的连接互换。 进一步的，在ADC输出过程中，第一次位循环结束之后，进入第二次位循环，第二 次位循环的采样和最高位判断与第一次位循环相同，而判断次高位时，将最高位电容和第 三位电容交换，以后其余位的判断仍然与第一次位循环相同；此后，第三次位循环在判断次 高位时，再一次互换最高位电容和第三位电容，即第三次位循环过程与第一次位循环过程 完全相同，第四次位循环过程与第二次位循环过程完全相同，以此类推，直到转换结束。 本专利技术提出一种能提高SAR ADC的DNL/INL的电荷重分配模式，其特点在于：不需 要引入额外的校正DAC，也不需要引入任何校正算法，只需要将最大电容拆分成两个电容并 在两次转换之间交换第一个电容和第三个电容，即可抵消DNL/INL的最大误差，因此，与传 统依赖校正DAC或者校正算法来提高DNL/INL的校正方法相比，具有结构更简单、占用芯片 面积更小、更容易在片上实现的效果。【附图说明】 图1为现代典型信息系统。 图2为本专利技术提出的改进的PFCS电荷重本文档来自技高网...
【技术保护点】
一种用于逐次逼近模数转换器的电荷重分配方法，该方法包括：步骤1：通过两组电容对输入电压进行采样，包括比较器的正端输入电压和负端输入电压，每一端电容组包含五位电容：最高位电容、次高位电容、第三位电容、第四位电容、第五位电容；所有电容下极板采样输入电压，上极板接共模电平；在判断最高位是否大于0时，所有电容上极板断开与共模电平的连接，下极板接共模电平，判断输入电压是否大于0，获得最高位的输出码字；步骤2：若最高位的输出码字为1，则在步骤1的基础上将比较器的正端输入和负端输入的最高位电容和次高位电容悬空；比较器正端输入第三位电容的下极板连接VREFP，负端输入的第三位电容连接VREFN，则输入电压与0.5倍基准电压比较，获得第二位输出码字；若最高位的输出码字为0，则在步骤1的基础上，将比较器的正端输入和负端输入的最高位电容和次高位电容悬空；比较器正端输入第三位电容的下极板连接VREFN，负端输入的第三位电容连接VREFP，则输入电压与‑0.5倍基准电压比较，获得第二位输出码字。步骤3：假设最高位的输出码字为1，若次高位的输出码字为1，则在步骤2的基础上，将正端前三位电容连接VREFP，负端前三位电容连接VREFN，其余电容的接法保持不变，将输入电压与0.75倍基准电压进行比较，获得第三位输出码字；若次高位为0，则正端第三位电容接VREFP，负端第三位电容接VREFN，正、负端其余所有电容接VCM，输入电压与0.25倍基准电压进行比较，获得第三位的输出码字；步骤4：假设最高位的输出码字为1，若次高位和第三位的输出码字均为1，则在步骤3的基础上，将比较器正端输入第四位电容连接VREFP，负端第四位电容连接VREFN，其余电容的接法保持不变，将输入电压与0.875倍基准电压进行比较，获得第四位输出码字；若次高位的输出码字为1，第三位的输出码字为0，则将比较器正端输入第四位电容连接VREFN，负端第四位电容连接VREFP，其余电容的接法保持不变，将输入电压与0.625倍基准电压进行比较，获得第四位的输出码字；若次高位的输出码字为0，第三位的输出码字为1，则在步骤3的基础上，将比较器正端输入第四位电容连接VREFP，负端第四位电容连接VREFN，其余电容的接法保持不变，将输入电压与0.375倍基准电压进行比较，获得第四位输出码字；若次高位和第三位的输出码字均为0，则在步骤3的基础上，将比较器正端输入第四位电容连接VREFN，负端第四位电容连接VREFP，其余电容的接法保持不变，将输入电压与0.125倍基准电压进行比较，获得第四位输出码字；当ADC输出码字的最高位为0时，获得第四位输出码字的四种情况的连接方法与当ADC输出码字的最高位为1时相比只需将电容与VREFP和VREFN的连接互换。...
【技术特征摘要】
【专利技术属性】
技术研发人员：樊华，佛朗哥·马勒博迪，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。