连续逼近式模拟数字转换电路及其方法技术

一种连续逼近式模拟数字转换电路及其方法。该方法包括：利用一连续逼近式模拟数字转换器依据一转换时脉执行一取样操作以及一比较操作以将一模拟输入信号转换成一数字输出信号，以及于比较操作中的一连续逼近动作完成时，重置连续逼近式模拟数字转换器的一取样及数字模拟转换电路。根据本发明专利技术的连续逼近式模拟数字转换电路及其方法得以降低推动连续逼近式模拟数字转换器的输入缓冲器与推动取样及数字模拟转换电路的参考缓冲器的设计成本。

Continuous approximation analog digital conversion circuit and method thereof

Continuous approximation analog digital conversion circuit and method thereof. The method includes: using a successive approximation type analog to digital converter based on a sampling operation execution and a pulse conversion comparison operation to an analog input signal into a digital output signal, and to compare operation in a continuous approximation action is completed, a reset continuous sampling and digital approximation type analog digital converter analog conversion circuit. According to the successive approximation analog-to-digital conversion circuit and the method of the invention can reduce the input buffer to promote continuous approximation type analog digital converter and promote the sampling and digital analog conversion circuit of the reference buffer design cost.

【技术实现步骤摘要】

本专利技术涉及一种模拟数字转换技术，特别涉及一种连续逼近式模拟数字转换电路及其方法。
技术介绍
模拟数字转换器(analog-to-digitalconverter，ADC)有多种架构且各有各的优点。其中，连续逼近式(SuccessiveApproximationRegister，SAR)ADC具有低功耗、较小面积及较低成本等特性，近年来已普遍应用于电子设备上。随着架构和工艺的改良，SARADC亦开始朝向发展高速的应用，尤其是分时平行式(timing-interleaved，TI)SARADC更是经常被采用。由于SARADC是采用二元搜索演算法(binarysearchalgorithm)来得到与模拟输入信号相匹配的数字输出信号。因此，SARADC需要一个比取样频率更高的比特循环时脉(Bitcyclingclock)来实现。一般而言，SARADC的转换速率是由外部提供的转换时脉(conversionclock)所控制。转换时脉的每个转换周期分为取样相位与比特循环相位。在取样相位，SARADC必须取样模拟输入信号，并接续进入比特循环相位。在比特循环相位，SARADC从最高有效比特(themostsignificantbit，MSB)到最低有效比特(theleastsignificantbit，LSB)逐位地产生相对应的数字输出码，即生成数字输出信号。在每次进行下一转换周期之前，SARADC会有一段闲置(idle)时间(即，SARADC不进行任何动作)，而此闲置时间的长短会因应工艺-电压-温度(PVT)变异与噪声(noise)等因素而决定。为了提升SARADC的效能，发展出通过延长取样相位的设计，其是将取样相位的起始时间提前至最后一个比特循环时脉的转态时点。然而，在TISARADC的架构下，此设计会造成不同ADC之间发生取样相位重叠，以致SARADC的取样电路所取样到的信号受到干扰，进而降低取样品质。
技术实现思路
在一实施例中，一种连续逼近式模拟数字转换方法，其包括：利用一连续逼近式模拟数字转换器依据一转换时脉执行一取样操作以及一比较操作以将一模拟输入信号转换成一数字输出信号，以及于比较操作中的一连续逼近动作完成时，重置连续逼近式模拟数字转换器的一取样及数字模拟转换电路。在一实施例中，一种连续逼近式模拟数字转换电路，其包括：一连续逼近式模拟数字转换器以及一重置决策单元。连续逼近式模拟数字转换器依据一转换时脉执行一取样操作以及一比较操作以将一模拟输入信号转换成一数字输出信号。其中，连续逼近式模拟数字转换器包括一取样及数字模拟转换电路、一比较电路以及一连续逼近式控制电路。比较电路耦接取样及数字模拟转换电路，并且连续逼近式控制电路耦接取样及数字模拟转换电路与比较电路。重置决策单元耦接连续逼近式控制电路以及取样及数字模拟转换电路。重置决策单元检测比较操作中的一连续逼近动作，并且于连续逼近动作完成时重置取样及数字模拟转换电路。综上，根据本专利技术的连续逼近式模拟数字转换电路及其方法适用于连续逼近式模拟数字转换电路，以于检测到连续逼近动作结束(最后的循环时脉信号拉起)时进入取样及数字模拟转换电路的重置状态。如此一来，传统SARADC的闲置(idle)时间可以拿来让取样及数字模拟转换电路跟参考缓冲器提早动作，因而能降低取样及数字模拟转换电路重置(reset)时的频宽要求以及降低参考缓冲器推动时的频宽要求。并且，因为取样及数字模拟转换电路的下板提早进入重置状态，所以取样及数字模拟转换电路的上板将回复到此次的取样值，因此在进入下一取样相位时，连续逼近式模拟数字转换器的共模电平已回复至输入缓冲器的共模电平，藉以避免需要额外的回复时间。因此，根据本专利技术的连续逼近式模拟数字转换电路及其方法得以降低推动连续逼近式模拟数字转换器的输入缓冲器与推动取样及数字模拟转换电路的参考缓冲器的设计成本。附图说明图1为根据本专利技术一实施例的连续逼近式模拟数字转换电路的概要示意图。图2为根据本专利技术一实施例的SAR模拟数字转换方法的流程图。图3为图1中的连续逼近式控制电路的一实施例的示意图。图4为图1中的重置决策单元的一实施例的示意图。图5为图1中的取样及数字模拟转换电路的一实施例的示意图。图6为图1中的取样及数字模拟转换电路的另一实施例的示意图。图7为图6中的取样及数字模拟转换电路的重置状态的一范例的示意图。图8为图1的SAR模拟数字转换电路在N＝5的范例下，各信号的时序图。附图标记说明：10连续逼近式(SAR)模拟数字转换器(ADC)110取样及数字模拟转换电路111、113开关电容阵列130比较电路150连续逼近式控制电路151循环时脉产生器153连续逼近暂存器155输出逻辑单元1551逻辑元件1553输出单元20重置决策单元Vin模拟输入信号Vinp正极信号Vinn负极信号CKs转换时脉B[1:N]数字输出信号B1～BN数字码OUTp比较结果OUTn比较结果Valid有效信号V1第一电位V2第二电位CK1～CKN循环时脉信号Sc控制信号DFF1触发器DFF2触发器CKc控制时脉DR重置信号Vref参考电平S31利用连续逼近式模拟数字转换器于转换时脉的每一周期的取样相位对模拟输入信号进行一取样操作以形成一取样信号S33利用连续逼近式模拟数字转换器于转换时脉的每一周期的比特循环相位对取样信号进行一比较操作以产生数字输出信号S35于比较操作中的最后一次比较完成时，重置连续逼近式模拟数字转换器的一取样及数字模拟转换电路具体实施方式图1为根据本专利技术一实施例的连续逼近式(SuccessiveApproximationRegister，SAR)模拟数字转换电路的概要示意图。图2为根据本专利技术一实施例的SAR模拟数字转换方法的流程图。参照图1，SAR模拟数字转换电路包括一SAR模拟数字转换器(analog-to-digitalconverter，ADC)10以及一重置决策单元20。SARADC10耦接重置决策单元20。SARADC10依据转换时脉CKs将模拟输入信号Vin转换成相匹配的数字输出信号B[1:N]。转换时脉CKs具有多周期，并且每一周期分为一取样相位(samplingphase)以及一比特循环相位(bit-cyclingphase)。参照图2，于取样相位，SARADC10对模拟输入信号Vin进行一取样操作以产生一取样信号(步骤S31)。于比特循环相位，SARADC10对取样信号进行一比较操作以产生相匹配的数字输出信号B[1:N](步骤S33)。换言的，SARADC10基于取样相位进行取样操作，并且基于比特循环相位进行比较操作。在比较操作的期间，SARADC10进行N次比较(执行连续逼近动作)以依序决定数字输出信号B[1:N]的N个数字码。重置决策单元20于最后一次比较完成时重置SARADC10的取样及数字模拟转换电路(步骤S35)。其中，N为正整数。在一些实施例中，SARADC10包括一取样及数字模拟转换电路110、一比较电路130以及一连续逼近式控制电路150。连续逼近式控制电路150包括一循环时脉产生器151、一连续逼近暂存器153以及一输出逻辑单元155。取样及数字模拟转换电路110耦接比较电路130的二输本文档来自技高网...

【技术保护点】
一种连续逼近式模拟数字转换方法，其特征在于，包括：利用一连续逼近式模拟数字转换器依据一转换时脉执行一取样操作以及一比较操作以将一模拟输入信号转换成一数字输出信号；以及于该比较操作中的一连续逼近动作完成时，重置该连续逼近式模拟数字转换器的一取样及数字模拟转换电路。

【技术特征摘要】
1.一种连续逼近式模拟数字转换方法，其特征在于，包括：利用一连续逼近式模拟数字转换器依据一转换时脉执行一取样操作以及一比较操作以将一模拟输入信号转换成一数字输出信号；以及于该比较操作中的一连续逼近动作完成时，重置该连续逼近式模拟数字转换器的一取样及数字模拟转换电路。2.如权利要求1所述的连续逼近式模拟数字转换方法，其中该转换时脉包括多个周期、每一该周期包括一取样相位以及一比特循环相位，并且该转换步骤包括：利用该连续逼近式模拟数字转换器于各该取样相位对该模拟输入信号进行一取样操作以形成一取样信号；以及利用该连续逼近式模拟数字转换器于各该比特循环相位对该取样信号进行一比较操作以产生该数字输出信号，其中该连续逼近动作为执行用以决定该数字输出信号的N个数字码的N次比较，且N为正整数。3.如权利要求2所述的连续逼近式模拟数字转换方法，其中每一该比较包括：在一控制信号的控制下，利用该取样及数字模拟转换电路根据该取样信号产生一第一电位以及一第二电位；比较该第一电位以及该第二电位以产生一比较结果；依据该比较结果产生有序的多循环时脉信号；根据该多循环时脉信号以及该比较结果产生该N个数字码；以该N个数字码作为下一该比较的该控制信号；以及依据该转换时脉、该比较结果以及最后一该循环时脉信号控制该N个数字码的输出。4.如权利要求3所述的连续逼近式模拟数字转换方法，其中该重置步骤包括：依据该转换时脉以及最后一该循环时脉信号产生一重置信号；以及根据该重置信号重置该N个数字码。5.如权利要求4所述的连续逼近式模拟数字转换方法，其中该重置信号的产生步骤包括：进行该转换时脉与最后一该循环时脉信号的逻辑运算以输出该重置信号。6.一种连续逼近式模拟数字转换电路，其特征...

【专利技术属性】
技术研发人员：刘凯尹，张哲维，林圣雄，黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71