具有石墨烯屏蔽体的三维(3D)集成电路(3DIC)以及相关的制造方法技术

公开了一种具有石墨烯屏蔽体的三维(3-D)集成电路(3DIC)。在某些实施例中，在3DIC的两个相邻层级(34，52)之间设置至少一层石墨烯层(38)。石墨烯层是由纯碳制成的、具有原子以规则六边形图案排列的至少一个原子厚度的片状层。石墨烯层可以被设置在3DIC中任意层数的相邻层级之间。在示例性实施例中，石墨烯层提供了3DIC中相邻层级或相邻层之间的电磁干扰屏蔽体，以便减少层级之间的串扰。在其它示例性实施例中，石墨烯层可以被设置在3DIC中，以便提供引导热量朝向3DIC的周边区域并向3DIC的周边区域散发热量的散热器。在一些实施例中，石墨烯层被配置为提供EMI屏蔽体和热屏蔽体两者。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】具有石墨烯屏蔽体的三维(3D)集成电路(3DIC)以及相关的制造方法优先申请本申请要求2013年2月12日提交的，名称S“THREE-DMENS1NAL(3_D)INTEGRATED CIRCUITS(3DICS)WITH GRAPHENE SHIELD, AND RELATED COMPONENTS ANDMETHODS”，序列号为13/765,061的美国专利申请的优先权，其通过全文引用的方式并入本文中。相关申请本申请与2013 年 2 月 12 日提交的，名称为“1N REDUCED, 1N CUT-FORMED THREEDIMENS1NAL, INTEGRATED CIRCUITS (3DICS)，AND RELATED METHODS AND SYSTEMS”，序列号为13/765,080的美国专利申请相关。
技术介绍
1.本公开内容的领域本公开内容的技术涉及三维集成电路(3DIC)。I1.背景移动通信设备已经在当前社会中变得常见。这些移动设备的流行部分地由现在在这样的设备上实现的许多功能所驱使。对这样的功能的需求增加了处理能力要求，并产生了对更强大的电池的需要。在移动通信设备壳体的有限空间内，电池与处理电路进行竞争。这些因素和其它因素有助于电路内的部件和功耗的持续小型化。部件的小型化影响处理电路的所有方面，包括在处理电路中的晶体管和其它无功元件。一种小型化技术涉及不仅在χ-y坐标系中，还在Z-坐标系中布置集成电路。也就是说，当前的小型化技术使用三维(3D)集成电路(IC) (3DIC)来实现较高的器件封装密度、较低的互连延迟和较低的成本。当前，存在几种技术来制造或形成3DIC。用于形成3DIC的第一种技术是选择性外延层生长。选择性外延层生长可以产生可接受的像样品质的1C，但是由于与工艺相关联的严格要求，这种技术是昂贵的。用于形成3DIC的第二种技术是晶圆上晶圆制造技术，据此，将电子部件分别构建在两个或更多个半导体晶圆上。将该两个或更多个半导体晶圆堆叠、对准、接合和划片成3DIC。需要并提供硅通孔(TSV)以实现在堆叠的晶圆之间的电连接。由于IC在各个层上的互相依赖，在堆叠的晶圆中的任何一个晶圆的未对准或TSV缺陷会导致整个缺陷的集成电路。用于形成3DIC的第三种技术是晶圆上管芯技术，据此将电子部件构建在两个半导体晶圆上。在这种技术中，一个晶圆被切片，并且将切割的管芯对准并接合到第二晶圆的管芯座上。这种晶圆上管芯技术还会经受对准的问题。用于形成3DIC的第四种技术是管芯上管芯技术，据此将电子部件构建在多个管芯上，并且随后将其堆叠、对准和接合。这种方法经受相同的未对准的问题，这个问题可能致使最后的3DIC不可用。用于形成3DIC的第五种技术是单片技术，由此将电子部件和它们的连接件构建在单个半导体晶圆上的层中。通过离子切割工艺来将这些层进行组装。以这种方式使用这些层消除了对精确对准和TSV的需求。在单片方法中，准备了在其上具有集成部件的受主晶圆。在受主晶圆的顶面上形成氧化层。通过使施主晶圆经受离子(通常是氢)注入工艺来准备施主晶圆。随后将具有离子注入的施主晶圆的表面堆叠到受主晶圆的氧化层上。受主晶圆的氧化层通过退火工艺与施主晶圆的表面接合。施主晶圆随后被移除，将硅层转移到受主晶圆。在转移的硅层上方循序地制造另外的电子部件和互连件。相比于外延生长，单片技术不是那么昂贵，并且消除了未对准的风险，得到了比依赖于晶圆与晶圆对准、晶圆与管芯对准或者管芯与管芯对准的技术更多的功能器件。单片方法使得集成电路具有较小覆盖区，但是，三维集成电路中的有源部件的密度产生了比简单的二维集成电路相对高的热量。高的温度会负面影响电路中有源部件的性能。此外，通过将电路布置在三维中而不只是在二维中还产生了电路之间针对电磁干扰(EMI)或者串扰的新机会。EMI还负面影响电路中有源部件的性能。
技术实现思路
在详细描述中所公开的实施例包括具有石墨烯屏蔽体的三维(3-D)集成电路(3DIC)。还公开了相关的部件和方法。在本文中所公开的某些实施例中，在3DIC的相邻两个层级之间设置至少一层石墨烯层。石墨烯层是由纯碳制成的、具有原子以规则六边形图案排列的至少一个原子厚度的片状层。石墨烯层可以被设置在3DIC中任意层数的相邻层级之间。在示例性实施例中，石墨烯层提供了在3DIC中的相邻层级或者相邻层之间的电磁干扰(EMI)屏蔽体，以便减少在层级之间的串扰。在3DIC中相邻层级中的部件之间的干扰会负面影响3DIC的性能。在其它示例性实施例中，石墨烯层可以被设置在3DIC中，以便提供引导热量朝向周边区域或3DIC的散热器，并向周边区域或3DIC的散热器散热的散热器。在一些实施例中，石墨烯层被配置为提供EMI屏蔽体和热屏蔽体两者。就这点而言，在一个实施例中，公开了一种单片3DIC，所述3DIC包括第一半导体集成电路层级，所述第一半导体集成电路层级包括第一部件。所述3DIC还包括第二半导体集成电路层级，所述第二半导体集成电路层级包括第二部件，所述第二部件相对于所述第一半导体集成电路层级垂直设置。3DIC还包括至少一层石墨烯层，所述至少一层石墨烯层被设置在所述第一半导体集成电路层级与所述第二半导体集成电路层级之间，以使得所述至少一层石墨烯层既不是所述第一部件的部分也不是所述第二部件的部分。在另一个实施例中，公开了一种单片三维集成电路。所述3DIC包括第一单元，所述第一单元用于提供包括第一部件的半导体层级。所述3DIC还包括第二单元，所述第二单元用于提供包括第二部件的半导体层级，所述第二部件相对于用于提供所述半导体层级的所述第一单元垂直设置。所述3DIC还包括至少一层石墨烯层，所述至少一层石墨烯层被设置在用于提供所述半导体层级的所述第一单元和所述第二单元之间，以使得所述至少一层石墨烯层既不是所述第一部件的部分也不是所述第二部件的部分。在另一个实施例中，公开了一种形成单片三维集成电路的方法。所述方法包括提供包括第一部件的第一半导体层级。所述方法还包括在所述第一半导体层级的表面上方设置至少一层石墨烯。所述方法还包括将所述第一部件与所述至少一层石墨烯电隔离。所述方法还包括在所述至少一层石墨烯上方提供包括第二部件的第二半导体层级，使得所述至少一层石墨烯位于所述第一半导体层级与第二半导体层级之间，并且，将所述第二部件与所述至少一层石墨烯电隔离。【附图说明】图1A-图1D示出了在用于组装三维(3-D)集成电路(IC) (3DIC)的离子切割工艺中的示例性传统步骤；图2示出了阐述用于离子切割的示例性传统工艺的流程图；图3示出了在3DIC的构造中的示例性石墨烯转移；图4示出了在3DIC的构造中的示例性蚀刻步骤；图5示出了在3DIC的构造中的示例性硅转移步骤；图6示出了在3DIC的构造中的示例性第二层级的创建步骤；图7不出了包括石墨稀屏蔽体的不例性完成的3DIC ；图8示出了图7的3DIC沿着线8-8的示例性横截面视图；图9是示出了用于如图当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种单片三维(3‑D)集成电路(3DIC)，包括：包括第一部件的第一半导体集成电路层级；包括第二部件的第二半导体集成电路层级，所述第二部件相对于所述第一半导体集成电路层级垂直设置；以及至少一层石墨烯层，所述至少一层石墨烯层被设置在所述第一半导体集成电路层级与所述第二半导体集成电路层级之间，以使得所述至少一层石墨烯层既不是所述第一部件的部分也不是所述第二部件的部分。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：Y·杜，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US