功率半导体器件及制备方法技术

本发明专利技术一般涉及一种半导体器件及其制备方法，更确切的说，本发明专利技术旨在提供一种集成有较小尺寸和薄型化晶片的功率半导体器件及其制备方法。提供一个包含多个基座的引线框架，将芯片粘附在本体部的顶面上，在芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面，加热金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平，切割引线框架分离各个基座。

【技术实现步骤摘要】
功率半导体器件及制备方法
本专利技术一般涉及一种半导体器件及其制备方法，更确切的说，本专利技术旨在提供一种集成有较小尺寸和薄型化晶片的功率半导体器件及其制备方法。
技术介绍
在功率器件中，功耗在一般比较，基于提高器件电气性能和散热性能的考虑，通常是将器件的一部分金属电极从包覆芯片的塑封材料中外露出来，以期获得最佳的散热效果。例如在美国专利申请US2003/0132531A1中就展示了一种芯片底部电极外露并用于支持表面贴装技术的半导体封装结构24，如图1所示，金属罐状结构12的凹槽内设置有功率芯片MOSFET10，MOSFET10一侧的漏极通过导电银浆14粘贴在金属罐状结构12的凹槽底部，从而其漏极被传导到金属罐状结构12的凸起边缘22上，而MOSFET10另一侧的源极接触端18和栅极接触端则刚好与凸起边缘22位于同一侧。在金属罐状结构12的凹槽内的围绕在MOSFET10周围的空隙处还填充有低应力高粘合能力的导电材料16。虽然该封装结构24在一定程度上解决了散热问题，但要制备金属罐状结构12这样的物体，在实际生产中其成本不菲。另外一方面，其源极接触端18和栅极接触端的位置均被固定了，例如其栅极接触端和源极接触端18很难被调整至与凸起边缘22的上表面齐平，从而难以与PCB上的焊盘布置相紧密的贴合，这无疑抑制了封装结构24的适用范围，尤其是在芯片10自身的厚度并非完全固定而是在一定范围内浮动而产生偏差的情况下，上述难题更棘手。
技术实现思路
在本专利技术的一种实施方式中，提供了功率半导体器件的制备方法，包括以下步骤：提供一个包含多个基座的引线框架，每个所述基座的一个本体部的一个侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一个芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；加热所述金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；切割引线框架分离各个基座。上述的方法，在按压各金属凸块的顶端之后，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。上述的方法，在完成芯片的粘贴之后，但在安置金属凸块之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。上述的方法，在完成金属凸块的安置之后，但在实施加热并按压各金属凸块的顶端之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。上述的方法，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；并且在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。上述的方法，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块及粘结剂予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。上述的方法，形成塑封层之后，还包括在塑封层的顶面进行研磨的步骤，以移除覆盖在金属凸块的顶端面上的塑封料。上述方法，在芯片正面的至少一个电极上安置相互邻近的多个金属凸块，在对金属凸块加热的步骤中使该多个邻近的金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。在本专利技术的另一种功率半导体器件的制备方法中，包括以下步骤：提供一个包含多个基座的引线框架，每个所述基座的一个本体部的一个侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一个芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面；研磨各金属凸块凸出于引脚部的顶面所在平面的部分，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；切割相邻基座之间的包含了引线框架和塑封层的叠层。上述的方法，形成塑封层的步骤中，塑封层的顶面与引脚部的顶面齐平，使金属凸块的顶端凸出于塑封层的顶面和使引脚部的顶面外露于塑封层的顶面。上述的方法，形成塑封层的步骤中，塑封层将引脚部的顶面和各金属凸块包覆在内，在研磨金属凸块形成其平坦化的顶端面的步骤中：从塑封层的顶面开始研磨减薄塑封层直至金属凸块也被研磨，使各金属凸块凸出于引脚部的顶面所在平面的部分被研磨掉，并使引脚部的顶面外露于塑封层的减薄顶面。上述的方法，在安置金属凸块之前，沿着所述芯片的周边涂覆非导电的粘结剂。上述的方法，在完成金属凸块的安置之后但在形成塑封层之前，沿着所述芯片的周边涂覆非导电的粘结剂。上述方法，在芯片正面的至少一个电极上安置多个彼此邻近的金属凸块，在形成塑封层之前在对金属凸块实施加热，使该多个邻近的金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。注意这里所谓的体积增大，是指原始金属凸块融合在一起而形成的一个金属凸块的体积，比融合前的原始金属凸块的原始体积要大。上述的方法，在完成金属凸块的安置之后但在形成该体积增大的金属凸块之前，沿着所述芯片的周边涂覆非导电的粘结剂。或者，在形成该体积增大的金属凸块之后但在形成塑封层之前，沿着所述芯片的周边涂覆非导电的粘结剂。在本专利技术所提供的一种功率半导体器件，包括：一个基座，所述基座的一个本体部的一个侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；一个粘附在所述本体部的顶面上的芯片；安置所述芯片正面的各电极上的金属凸块，每个金属凸块所具有的平坦化的顶端面与所述引脚部的顶面齐平。上述的功率半导体器件，在本体部的顶面上，沿着所述芯片的周边设置有粘附在芯片侧缘上的非导电的粘结剂，将芯片固持在本体部上。上述的功率半导体器件，还包括将基座、芯片和金属凸块予以包覆的一塑封体，其包覆方式为至少使本体部的底面外露于塑封体的底面，以及金属凸块的顶端面和引脚部的顶面外露于塑封体的顶面。上述的功率半导体器件，还包括将基座、芯片和金属凸块及粘结剂予以包覆的一塑封体，其包覆方式为至少使本体部的底面外露于塑封体的底面，以及金属凸块的顶端面和引脚部的顶面外露于塑封体的顶面。上述的功率半导体器件，在芯片正面的一部分电极上安置的金属凸块的体积，比在芯片正面另一部分电极上安置的金属凸块的体积要大一些，此时体积较大的金属凸块外露的顶端面的面积比体积较小的金属凸块外露的顶端面的面积大。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1是
技术介绍
中的半导体封装结构的截面示意图。图2A～2E是本专利技术按压受热的金属凸块的顶端形成平坦化的顶端面的一个实施方式的流程示意图。图3A～3B是基于图2A～2E的流程但先涂覆粘结剂再植金属凸块的一种实施例。图4A～4D是安置金属凸块后研磨金属凸块的顶端形成平坦化的顶端面的一个实施方式的流程示意图。图5A～5B是基于图4A～4D的流程但额外涂覆了粘结剂的一种实施例。图6A-1至6B-2基于图2A～2E的流程但后续还额外实施了塑封工序的实施例。图7A-1至7D以较大尺寸的金属凸块代替图2A～2E的较小尺本文档来自技高网...

【技术保护点】
一种功率半导体器件的制备方法，其特征在于，包括以下步骤：提供一包含多个基座的引线框架，每个所述基座的一本体部的一侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；加热所述金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；切割引线框架分离各个基座。

【技术特征摘要】
1.一种功率半导体器件的制备方法，其特征在于，包括以下步骤：提供一包含多个基座的引线框架，每个所述基座的一本体部的一侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；加热所述金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；切割引线框架分离各个基座。2.如权利要求1所述的方法，其特征在于，在按压各金属凸块的顶端之后，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。3.如权利要求1所述的方法，其特征在于，在完成芯片的粘贴之后，但在安置金属凸块之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。4.如权利要求1所述的方法，其特征在于，在完成金属凸块的安置之后，但在实施加热并按压各金属凸块的顶端之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。5.如权利要求1所述的方法，其特征在于，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；并且在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。6.如权利要求2～4中任意一项所述的方法，其特征在于，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块及粘结剂予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。7.如权利要求1所述的方法，其特征在于，在芯片正面的至少一个电极上安置相互邻近的多个金属凸块，在对金属凸块加热的步骤中使该相互邻近的多个金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。8.一种功率半导体器件的制备方法，其特征在于，包括以下步骤：提供一包含多个基座的引线框架，每个所述基座的一本体部的一侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面；研磨各金属凸块凸出于引脚部的顶面所在平面的部分，使每个金属凸块所形成的...

【专利技术属性】
技术研发人员：薛彦迅，哈姆扎·耶尔马兹，何约瑟，鲁军，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US