实现宽带高效、小尺寸低成本的内匹配器件制作方法技术

本发明专利技术公开了一种实现宽带高效、小尺寸低成本的内匹配器件制作方法，涉及微波器件的制作方法技术领域。所述方法包括以下步骤：1）栅匹配电路和漏匹配电路制作；2）匹配电容制作；3）有源芯片制作；4）装配过程：首先将栅匹配电路、漏匹配电路以及有源芯片采用金锡焊料烧结在金属衬底上，接着将匹配电容和100pF电容采用导电胶粘接在栅匹配电路和漏匹配电路上，最后用直径25um的键合线把各个部件键合连接在一起。通过所述工艺制造的内匹配器件具有频段宽、效率高、易使用、尺寸小的优点。

【技术实现步骤摘要】

本专利技术涉及微波器件的制作方法
，尤其涉及一种。
技术介绍
目前、个人移动通讯设备已经成为人们相互沟通、了解世界的主要工具之一，和我们的生活、工作以及娱乐慢慢的融合在一起。人们对获取信息的内容、处理信息的速度的需求日益增强，主要体现在对移动设备的功能和信息处理速度要求的越来越高，使得移动终端制造厂商竞争愈演愈烈。推动相关通信系统不断升级换代，关键通信芯片的通信指标、能耗指标等不断改进，诸如无线LAN、WIF1、WIMAX和个人移动设备等，其整体性能不断得到提升和加强，外形尺寸不断减小。目前3G个人移动设备已经广泛使用，4G通信设备已经推出，5G通信正在研发，因此对核心器件、电路的性能要求也越来越高，越来越迫切。发射通道和接收通道是通信系统中最为关键、必不可少的功能单元，实现信息数据的相互传递，其核心的功率器件的技术指标基本上制约着通道的主要技术指标。目前在通信系统中只是对器件的功率、效率和线性度提出了较高的要求，忽略了器件的封装尺寸、成本等具有经济效益的指标。国内外可用于通信领域的器件较多，按照输入、输出端口阻抗的阻抗值可分为50 Ω器件和非50Ω两类，代表着两种不同的使用方式。端口值为50Ω的器件是指输入、输出阻抗都是50Ω器件，这类器件通过采用高介电常数的板材及键合金丝把有源芯片的阻抗匹配到50Ω，用户使用时非常方便，但是可使用的频率范围窄，带宽在几十MHz范围之内，价格比较昂贵。非50Ω器件的端口值没有确定值，使用时需要参照供货商提供的S参数，用户自己设计匹配电路，把输入、输出匹配50 Ω。这类器件的生产成本低，将技术难度转到了用户方，通常会占用很大的腔体空间，使用起来非常不方便。通信设备使用窄带器件多、宽带器件少的主要原因有以下几点:通信设备使用的器件工作的频率较低，集中在L、S波段，实现宽带的技术难度较大；实现宽带需要多节匹配电路或者多种容值的片式电容，制作成的器件往往体积非常庞大，占用系统空间大，批次性生产一致性差；设备的功能简单，不需要较大的数据处理能力等因素限制了宽带器件的研发、应用。
技术实现思路
本专利技术所要解决的技术问题是提供一种，通过所述工艺制造的内匹配器件具有频段宽、效率高、易使用、尺寸小的优点。为解决上述技术问题，本专利技术所采取的技术方案是:一种，其特征在于所述方法包括以下步骤:I)栅匹配电路和漏匹配电路制作:将设计好的栅匹配电路图形和漏匹配电路图形按照瓷片工艺流程分别生长在陶瓷基片上，对陶瓷基片进行激光打孔并电镀接地，形成栅匹配电路和漏匹配电路； 2)匹配电容制作:匹配电容基于GaAs工艺平台，制作在GaAs衬底基片上，首先在GaAs衬底基片上制作电容下电极，接着生长一层AlN层作为介质，再在介质层上制作电容的上电极，下电极通过过孔接地，上电极通过键合与微带线连接； 3)有源芯片制作:有源芯片制作基于GaN工艺平台，采用0.25 μ m工艺制作有源芯片的GaN HEMT器件及稳定电路； 4)装配过程:首先将栅匹配电路、漏匹配电路以及有源芯片采用金锡焊料烧结在金属衬底上，接着将匹配电容和10pF电容采用导电胶粘接在栅匹配电路和漏匹配电路上，最后用直径25um的键合线把各个部件键合连接在一起。进一步优选的技术方案在于:所述陶瓷基片为Al2O3陶瓷基片。采用上述技术方案所产生的有益效果在于:所述方法采用瓷片工艺，丽IC工艺，装配工艺等工序实现具有频段宽、效率高、易使用、尺寸小的优点的器件制作。【附图说明】图1是本专利技术中栅匹配电路的示意图； 图2是本专利技术中漏匹配电路的示意图； 图3是本专利技术中匹配电容的示意图； 图4是本专利技术10pF电容的示意图； 图5是本专利技术中有源器件的示意图； 图6是本专利技术的结构示意图。【具体实施方式】下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。该方法主要包括以下步骤: I)设计 原理图设计的目的是为了器件具有较好的效率指标，输入、输出阻抗匹配到50 Ω ;在较宽的频带满足使用需求，通过合理有效的布局减小器件尺寸。宽带器件对于稳定性的要求较高，为了提高器件的稳定性以及减小器件体积，将提高稳定性的电路和有源器件做在了一起。2)元器件制作 为了减小器件的尺寸，必须减小器件里每个元部件的尺寸。影响器件尺寸的元部件主要有:栅匹配电路、漏匹配电路、匹配电容、有源芯片、键合金丝。借助目前最新的生产工艺平台，结合设计制作了尺寸非常小的匹配元器件，和匹配电路。3)元器件装配 将制作完成的匹配元器件及匹配电路采用烧结、粘接、键合等工艺，固定在载体片上或金属陶瓷封装的管壳里。具体的，本专利技术公开了一种，所述方法包括以下步骤: 1)栅匹配电路和漏匹配电路制作:将设计好的栅匹配电路(如图1所示)和漏匹配电路(如图2所示)图形按照瓷片工艺流程生长在陶瓷基片上，对陶瓷基片进行激光打孔并电镀接地，形成栅匹配电路和漏匹配电路，优选的，所述陶瓷基片为Al2O3陶瓷基片； 2)匹配电容制作:匹配电容基于GaAs工艺平台，制作在GaAs衬底基片上，首先在GaAs衬底基片上制作电容下电极，接着生长一层AlN层作为介质，再在介质层上制作电容的上电极，下电极通过过孔接地，上电极通过键合与微带线连接，如图3所示； 3)有源芯片制作:有源芯片制作基于GaN工艺平台，采用0.25 μ m工艺制作有源芯片的GaN HEMT器件及稳定电路，如图5所示； 4)装配过程:首先将栅匹配电路、漏匹配电路以及有源芯片采用金锡焊料烧结在金属衬底上，接着将匹配电容和10pF电容(如图4所示)采用导电胶粘接在栅匹配电路和漏匹配电路上，最后用直径25um的键合线把各个部件键合连接在一起，如图6所示。所述方法采用瓷片工艺，MMIC工艺，装配工艺等工序实现具有频段宽、效率高、易使用、尺寸小的优点的器件制作。【主权项】1.一种，其特征在于所述方法包括以下步骤: 1)栅匹配电路和漏匹配电路制作:将设计好的栅匹配电路图形和漏匹配电路图形按照瓷片工艺流程分别生长在陶瓷基片上，对陶瓷基片进行激光打孔并电镀接地，形成栅匹配电路和漏匹配电路； 2)匹配电容制作:匹配电容基于GaAs工艺平台，制作在GaAs衬底基片上，首先在GaAs衬底基片上制作电容下电极，接着生长一层AlN层作为介质，再在介质层上制作电容的上电极，下电极通过过孔接地，上电极通过键合与微带线连接； 3)有源芯片制作:有源芯片制作基于GaN工艺平台，采用0.25 μ m工艺制作有源芯片的GaN HEMT器件及稳定电路； 4)装配过程:首先将栅匹配电路、漏匹配电路以及有源芯片采用金锡焊料烧结在金属衬底上，接着将匹配电容和10pF电容采用导电胶粘接在栅匹配电路和漏匹配电路上，最后用直径25um的键合线把各个部件键合本文档来自技高网...

【技术保护点】
一种实现宽带高效、小尺寸低成本的内匹配器件制作方法，其特征在于所述方法包括以下步骤：1）栅匹配电路和漏匹配电路制作：将设计好的栅匹配电路图形和漏匹配电路图形按照瓷片工艺流程分别生长在陶瓷基片上，对陶瓷基片进行激光打孔并电镀接地，形成栅匹配电路和漏匹配电路；2）匹配电容制作：匹配电容基于GaAs工艺平台，制作在GaAs衬底基片上，首先在GaAs衬底基片上制作电容下电极，接着生长一层AlN层作为介质，再在介质层上制作电容的上电极，下电极通过过孔接地，上电极通过键合与微带线连接；3）有源芯片制作：有源芯片制作基于GaN工艺平台，采用0.25μm工艺制作有源芯片的GaN HEMT 器件及稳定电路；4）装配过程：首先将栅匹配电路、漏匹配电路以及有源芯片采用金锡焊料烧结在金属衬底上，接着将匹配电容和100pF电容采用导电胶粘接在栅匹配电路和漏匹配电路上，最后用直径25um的键合线把各个部件键合连接在一起。

【技术特征摘要】

【专利技术属性】
技术研发人员：康建磊，方家兴，默立冬，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北;13