电子管芯单体化方法技术

本发明专利技术涉及电子管芯单体化方法。在一种实施例中，通过以下操作将管芯从具有背面层的晶片中单体化：将晶片置于载体基板上，背面层与载体基板相邻，形成通过晶片单体化线以使在单体化线内的背面层露出，以及沿着第二主表面基本上均匀地施加压力以使单体化线内的材料层批量分离。在一种实施例中，填注流体的容器能够被用来施加压力。

【技术实现步骤摘要】

本专利技术一般地涉及电子器件，并且更特别地涉及用于形成诸如半导体管芯之类的 电子器件的方法。
技术介绍
过去，半导体行业使用各种方法和设备来从管芯（die)制造于其上的半导体晶片 中单体化个体半导体管芯。典型地，称为划线（scribing)或划片（dicing)的技术被用来以 金刚石切割轮沿着在晶片上形成于个体管芯之间的划线网格或单体化线部分地或完全地 切割穿过晶片。为了允许划片轮的对准和宽度，每个划线网格通常具有较大的宽度，通常约 为150微米，这会消耗半导体晶片的一大部分。另外，在半导体晶片上划出每个单体化线所 需的时间能够耗费超过1小时或更多的时间。该时间降低了生产设备的产量和制造能力。 作为对划线技术的替代，已经研宄出了包括热激光分离（TLS)、消融激光划片和等 离子体划片在内的其他方法。与划线及其他可选工艺相比，等离子体划片是一种有发展前 景的工艺，因为它支持更窄的划切线，具有提高的产量，并且能够按照不同的且灵活的方式 来单体化管芯。但是，等离子体划片在制造实现方式方面具有挑战。这样的挑战包括与晶 片背面层（例如，背面金属层）不兼容，因为蚀刻工艺已经无法有效地从单体化线上去除或 分离背面层。从划切线上去除或分离背面层对于方便后续的处理（例如，拾放和组装过程） 是必要的。 因此，最好是拥有从半导体晶片中单体化管芯的方法，该方法可从单体化线内去 除或分离背面层。这对于该方法变得有成本效益以及最小化对所分离的管芯的任意破坏或 污染将会是有益的。【附图说明】 图1示出了根据本专利技术的晶片的一种实施例的简化平面图； 图2示出了根据本专利技术的一种实施例的安装于载体基板上的图1的晶片的截面 图； 图3示出了图2的实施例的顶视图； 图4-5示出了根据本专利技术的一种实施例的图1的晶片在从晶片中单体化管芯的过 程中的各个阶段的局部截面图； 图6示出了根据本专利技术的一种实施例的图1的晶片在单体化的后一阶段的截面 图； 图7示出了图6的实施例根据参照部7-7的放大局部截面图； 图8示出了根据本专利技术的一种实施例的在单体化之后且在下一个制造阶段的图1 的晶片；以及 图9示出了根据本专利技术的一种实施例的批量单体化方法的流程图。 为了图示的简洁和清晰，图中的元件并不一定按比例绘制，并且相同的附图标记 在不同的附图中表示相同的元件。另外，为了描述的简单起见，省略了关于众所周知的步骤 和元件的描述和细节。为了图示的清晰起见，器件结构的某些区域，例如，掺杂区或介质区， 可以被示为通常具有直线的边缘以及角度精确的角部。但是，本领域技术人员应当理解，由 于掺杂物的扩散和活化或者层的形成，此类区域的边缘一般可以不是直线，并且角部可以 不是精确的角度。在权利要求书中或/和在【具体实施方式】中的术语第一、第二、第三等，如 同用作元件名的一部分那样，被用于区分相似的元件，而并不一定用于描述时间、空间、排 名或任意其他形式的顺序。应当理解，这样使用的术语在适当的环境下是可互换的，并且本 文所描述的实施例能够按照不同于本文所描述或示出的顺序的其他顺序来操作。而且，术 语"主表面"在结合半导体区域、晶片或基板来使用时意指用于与别的材料（例如，电介质、 绝缘体、导体或多晶半导体）形成界面的半导体区域、晶片或基板的表面。主表面能够具有 在x、y和z方向上改变的形貌。同样地，应当理解，在本文阐述了一个层或区域形成或布置 于第二层或另一个区域上的情况下，第一层可以直接形成或布置于第二层上，或者在第一 层与第二层之间可以存在中间层。另外，如同本文所使用的，术语"形成于…上"按照与"位 于…上"或"布置于…上"相同的意思来使用，而并非意指对任何特定的制造过程的限制。【具体实施方式】 图1是以图形示出在制造的后期步骤中的晶片10的简化平面图。在一种实施例 中，晶片10能够是半导体基板。晶片10包含形成于半导体晶片10上的或作为它的一部分 的多个半导体管芯，例如，管芯12、14、16和18。管芯12、14、16和18在晶片10上按照单 体化线（例如，划切线或单体化线13、15、17和19)将要形成或界定于其内的间隔彼此间隔 开。如同本
所熟知的，在晶片10上的所有半导体管芯一般在全部边上都按照划切 线或单体化线（例如，单体化线13、15、17和19)将要形成于其内的区域或间隔彼此隔开。 管芯12、14、16和18能够是任一种电子器件，包括半导体器件（例如，二极管、晶体管）、分 立器件、集成电路、传感器件、光学器件，或者本领域技术人员所已知的其他器件。在一种实 施例中，晶片10已经完成了晶片处理，包括稍后进行描述的背面层的形成。 图2示出了在根据一种实施例的管芯单体化方法中的早期步骤的晶片10的放大 截面图。在一种实施例中，晶片10附接于用于在管芯被单体化之后便于支撑晶片10上的 多个管芯的载体基板、转移带或载带30。这样的载带是本领域技术人员所熟知的。在一种 实施例中，载带30能够附接于框架40,该框架40能够包含框架部分或部分401和402。在 一种实施例中，框架40由刚性材料（例如，不锈钢）制成。如图所示，载带30能够使用例 如载带30的胶粘面来附接于框架部分401的表面4010以及于框架部分402的表面4020。 在所不的截面中，晶片10能够包含块状基板11，例如，娃基板，该块状基板11能 够包含相对的主表面21和22。在其他实施例中，块状基板11能够包含其他半导体材料， 例如，异质结半导体材料，或者基板11能够是绝缘材料，例如，陶瓷材料。在一种实施例中， 接触焊垫24能够沿着主表面21的若干部分而形成或者形成于主表面21的若干部分之内、 之上或上方，用于在形成于基板11内的结构与组件的相接的几层或外部元件之间提供电 接触。例如，接触焊垫24能够被形成用于接纳随后可以附接于接触焊垫24的键合丝线或 夹，或者接触焊垫24能够被形成用于接纳焊球、凸块或者其他类型的附接结构。接触焊垫 24-般地能够是金属或者其他导电材料。典型地，电介质材料26,例如，毯式沉积的电介质 层，能够形成于主表面21上或者形成为覆盖于主表面21之上，以起着晶片10的钝化层的 作用。在一种实施例中，电介质材料26能够是按照比基板11的材料更慢的速度来蚀刻的 材料。在一种实施例中，当基板11为硅时，电介质材料26能够是氧化硅、氮化硅或聚酰亚 胺。还应当注意，单独的聚合物保护层，例如，图形化的保护层，能够被用来保护不打算在后 续的处理过程中进行蚀刻的区域。在一种实施例中，图形化的保护层能够是图形化的光刻 胶层。这样的保护层的实例在后面描述的图4中被标注为元件35。在一种实施例中，开口能够形成于电介质材料26 (以及能够形成于电介质材料26 之上或之下的其他电介质层）内，以使接触焊垫24的下垫面以及单体化线13、15、17和19 将要形成于其上的基板11的表面露出。在一种实施例中，前面所述的图形化的光刻胶层能 够被用来以蚀刻工艺形成开口。如图2所示并且根据本实施例，晶片10还包含形成于晶片 10的主表面22上的或者形成为覆盖于其上的材料层28。在一种实施例中，层28能够是导 电的背面金属层。层28能够是适合于电子技术的任意合适的导电材料。在一种实施例中， 层2当前第1页本文档来自技高网...

【技术保护点】
一种用于单体化晶片的方法，包括：提供晶片，所述晶片具有形成于所述晶片上的且彼此以间隔分开的多个管芯，其中所述晶片具有相对的第一主表面及第二主表面，并且其中材料层沿着所述第二主表面形成；将所述晶片置于载体基板上；通过所述间隔来单体化所述晶片以形成单体化线，其中单体化包括：在所述材料层附近停止；以及沿着所述第二主表面基本上均匀地施加压力以使所述单体化线内的所述材料层分离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：G·M·格里弗纳，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US