本发明专利技术提供一种标准单元漏电流的测试电路及测试方法，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，所述目标单元电路组合有多个待测试的标准单元；所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，所述驱动电路的漏电流不大于所述目标单元电路的漏电流。首先测试由缓冲器和与非门组成的测试电路的总漏电流值；再将标准单元替换为驱动单元，测试其总漏电流值；计算出单个驱动单元的漏电流值；最后计算出单个标准单元的漏电流值。本发明专利技术的标准单元漏电流的测试电路及测试方法简单易操作，能准确、便捷的测试出标准单元的漏电流。
【技术实现步骤摘要】
本专利技术涉及集成电路性能测试领域，特别是涉及。
技术介绍
在0.18um及以上工艺节点(如0.35um)的集成电路芯片设计的时候，功耗是在速度和面积之外考虑的次要因素。随着集成电路技术的飞速发展，特别是迈入65nm/55nm工艺节点时，晶体管的数量和时钟的频率迅速增长，电路的功耗也越来越大，功耗已经成为约束芯片设计的一个主要因素，是衡量集成电路性能的重要指标，功耗问题越来越受到集成电路设计领域的关注。集成电路的功耗分可为动态功耗和静态功耗。动态功耗是指电路进行逻辑翻转的时候所消耗的功耗。静态功耗是指电路在不进行逻辑翻转的时候所消耗的功耗，是由CMOS门的静态功耗产生的。在应用于移动便携式设备时，静态功耗影响移动便携式设备的待机时间，因此显得尤为重要。标准单元作为集成电路设计的基础单元结构，其功耗的大小直接影响芯片的功耗。故在使用标准单元进行集成电路设计之前，需要对标准单元的动态功耗和静态功耗进行测试来评估芯片的功耗。动态功耗的数量级较大，测试相对容易，而静态功耗的测试则相对复杂。静态功耗主要体现为集成电路中器件的漏电流，理想条件下，芯片的引脚和地之间是开路的，但是实际情况中，他们之间为高阻状态，由于自由电子的存在，加上电压后可能会有微小的电流流过，这种电流就是漏电流。漏电流测试时需要满足以下两个条件:I)晶体管的数量要足够多，使漏电流足够大，以便使用现有测试仪器可以更为精准的测量。2)针对由大量标准单元组成的测试电路在工作时,要求所有标准单元在稳定状态时保持为同一逻辑状态。由于漏电流测试的复杂性，现有技术中的测试方法很难准确、高效地测试出漏电流，漏电流的测试成为一个难题，如何准确、便捷的测试出电路的漏电流，以便了解电路的性能，在后续芯片设计中提出解决方案已成为芯片设计领域亟待解决的问题之一。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供，用于解决漏电流测试难度大、效率低等问题。为实现上述目的及其他相关目的，本专利技术提供一种标准单元漏电流的测试电路，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，其中:所述目标单元电路组合有多个待测试的标准单元；所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，其中，所述驱动电路的漏电流不大于所述目标单元电路的漏电流。优选地，所述驱动单元为高阈值电压缓冲器。优选地，所述标准单元的输入端与驱动电路的输入端相连，输出端悬空。优选地,所述目标单元电路中待测试的标准单元的数量设定为I?10个。优选地，所述标准单元漏电流的测试电路中的标准单元的总数至少设定为10000个。优选地，所述标准单元为两输入与非门。更优选地，所述两输入与非门为高阈值电压与非门，低阈值电压与非门或标准阈值电压与非门中的一种。为实现上述目的及其他相关目的，本专利技术提供一种标准单元漏电流的测试方法，包括以下步骤:步骤一:以第一数量η个基础单元结构串联连接组成第一测试电路，所述基础单元结构由第二数量X1个驱动单元和第三数量Y1个标准单元组成，测试所述第一测试电路的总漏电流值Ialll，所述总漏电流Ialll包括η X X1个驱动单元和η X Y1个标准单元的漏电流总和；步骤二:将基础单元结构中的标准单元替换为驱动单元，构成第二测试电路，所述基础单元结构由第四数量X2个驱动单元组成，测试所述第二测试电路的总漏电流值Iall2,所述总漏电流Iall2包括η X X2个驱动单元的漏电流总和；步骤三:计算出单个驱动单元的漏电流值Itjffl=Iall2Zi(IiXX2)；步骤四:计算出单个标准单元的漏电流值IrffflXiii — (XiA2) XIam]/(η X Y1)。优选地，步骤一和步骤二中采用Verilog代码来测试所述第一测试电路和第二测试电路的漏电流。如上所述，本专利技术的标准单元漏电流的测试电路及测试方法，具有以下有益效果:本专利技术的标准单元漏电流的测试电路及测试方法，测试以驱动单元和标准单元构成的测试电路的总漏电流值，再将目标单元电路中的标准单元替换为驱动单元，测试驱动单元的漏电流值，最后通过计算得到单个标准单元的漏电流值。此方法简单易操作，能准确、便捷的测试出标准单元的漏电流。【附图说明】图1显示为本专利技术的标准单元漏电流的第一测试电路的示意图。图2显示为本专利技术的标准单元漏电流的基本单元结构的示意图。图3显示为本专利技术的标准单元漏电流的测试方法流程图。图4显示为本专利技术的标准单元漏电流的第二测试电路的示意图。元件标号说明I 标准单元漏电流的测试电路11 基础单元结构111 驱动电路1111 驱动单元112 目标单元电路1121 标准单元η 第一数量X1 第二数量Y1 第三数量X2 第四数量Ialll第一测试电路的总漏电流值Iall2第二测试电路的总漏电流值1ffl单个驱动单元的漏电流值10ff2单个标准单元的漏电流值【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图1及图2所示，本专利技术提供一种标准单元漏电流的测试电路1，所述测试电路I包括多个串接的基础单元结构11，各基础单元结构11包括驱动电路111及目标单元电路112，其中:所述驱动电路111由多个驱动单元1111组成，如图2所示，在本实施例中，所述驱动单元1111为高阈值电压缓冲器，根据不同的测试需要，高阈值电压缓冲器可以更换为其他器件。所述驱动电路111用于挂载所述目标单元电路112中的各该标准单元1121，以使各标准单元1121的在稳定状态下的输入保持一致，其中，所述驱动电路111的漏电流不大于所述目标单元电路112的漏电流。所述目标单元电路112组合有多个待测试的标准单元1121，所述标准单元1121的输入端与驱动电路111的输入端相连，输出端悬空。所述标准单元1121可以根据需要测试的标准单元的不同而进行更换，可以是任意需要测试的标准单元，如反相器、或非门、三态门等。如图1及图2所示，在本实施例中测试的标准单元1121为两输入与非门，所述两输入与非门由两个PMOS和两个NMOS构成。所述标准单元1121可以是高阈值电压与非门，低阈值电压与非门或标准阈值电压与非门中对的一种，可根据测试要求做具体选择。为了使电路性能稳定，所述目标单元电路112中待测试的标准单元1121的数量设定为I?10个，如图2所示，在本实施例中，基础单元结构11中的目标单元电路112由5个两输入与非门组成，两输入与非门的输入端与缓冲器的输入端相连，输出端悬空。标准单元1121的输出端悬空是为了不引入任何新的漏电流，给测试带来未知数，影响测试结果的准确性。所述标准单元本文档来自技高网...
【技术保护点】
一种标准单元漏电流的测试电路，其特征在于，所述测试电路包括多个串接的基础单元结构，各基础单元结构包括驱动电路及目标单元电路，其中：所述目标单元电路组合有多个待测试的标准单元；所述驱动电路由多个驱动单元组成，用于挂载所述目标单元电路中的各该标准单元，以使各标准单元的在稳定状态下的输入保持一致，其中，所述驱动电路的漏电流不大于所述目标单元电路的漏电流。
【技术特征摘要】
【专利技术属性】
技术研发人员：鱼江华，陈志强，古力，张凤娟，郭响妮，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。