移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本实用新型专利技术实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，涉及显示技术领域，解决了由于阈值电压损失导致的移位寄存器驱动能力下降的问题。所述移位寄存器单元包括第一晶体管、输入模块、第一控制模块、第二控制模块、输出模块。

【技术实现步骤摘要】
【专利摘要】本技术实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，涉及显示
，解决了由于阈值电压损失导致的移位寄存器驱动能力下降的问题。所述移位寄存器单元包括第一晶体管、输入模块、第一控制模块、第二控制模块、输出模块。【专利说明】移位寄存器单元、栅极驱动电路及显示装置
本技术涉及，尤其涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
在制作液晶显示器(Liquid Crystal Display，简称LCD)或有机发光二极管(Organic Light-Emitting D1de，简称0LED)显示器的过程中，需要将驱动 IC (IntegratedCircuit，集成电路)通过绑定(Bonding)工艺制作于显示面板的非显示区域，以向显示面板输入驱动信号。 为了降低成本，现有技术中采用GOA (Gate Driver on Array，阵列基板行驱动)技术将TFT (Thin Film Transistor，薄膜场效应晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动IC的部分。 以OLED显示器为例，在显示驱动的过程中，GOA电路依次向各行栅线发出行扫描驱动信号，以打开各行像素中的TFT ;然后，数据信号通过数据线，经过TFT的源极传输至与TFT的漏极相连接的像素电极上，并将所述数据信号转换为电流驱动OLED发光显示。 现有技术中，GOA电路由多个级联的移位寄存器(shift register)构成，每一级移位寄存器的输出连接各行像素单元中的TFT栅极。随着显示面板不断向高清、高PPI (Pixels Per Inc，每英寸所拥有的像素数目)的趋势发展，显示面板的像素数目不断的提高，使得移位寄存器在一帧的扫描时间内，需要扫描的栅线的行数不断增加。然而由于每一个移位寄存器中包括多个TFT，所述TFT在信号传输的过程中，会产生阈值电压的损失。因此，导致在行扫描的过程中，每一行的扫描信号的脉宽不断的变窄，从而降低了移位寄存器的驱动能力。
技术实现思路
本技术的实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，解决了由于阈值电压损失导致的移位寄存器驱动能力下降的问题。 为达到上述目的，本技术的实施例采用如下技术方案: 本技术实施例的一方面，提供一种移位寄存器单元，包括:第一晶体管、输入模块、第一控制模块、第二控制模块、输出模块； 所述输入模块，分别连接触发信号端、第一时钟信号端、第二时钟信号端以及第一节点；用于根据所述第一时钟信号端或所述第二时钟信号端输入的信号，将所述触发信号端输入的信号传输至所述第一节点； 所述第一晶体管，其栅极连接所述第一节点，第一极连接第三时钟信号端，第二极与所述第一控制模块以及第二节点相连接；用于在导通且所述输入模块关闭后，将其栅极处于悬空状态，以使得所述第三时钟信号端输入的信号，在不损失所述第一晶体管的阈值电压的情况下传输至所述第二节点；在所述第一晶体管导通时，所述第三时钟信号端输入的信号传输至所述第一控制模块； 所述第一控制模块，分别连接第一电压端、第三节点、所述第三时钟信号端、以及所述第一晶体管的第二极；用于在所述第三时钟信号端或所述第一电压端输入信号的控制下进行开启和关闭，当所述第一控制模块开启时，将所述第一电压端或所述第三时钟信号端输入的信号施加于所述第三节点； 所述第二控制模块，分别连接第二电压端、所述第二节点、所述第一时钟信号端、所述第二时钟信号端以及所述第三节点；用于根据所述第三节点的电位、所述第一时钟信号端或所述第二时钟信号端输入的信号，将所述第二电压端的电压施加于所述第二节点； 所述输出模块，分别连接所述第二节点、所述第三节点、所述第二电压端、所述第二时钟信号端以及本级信号输出端；用于根据所述第二节点或所述第三节点的电位，将第二时钟信号端输入的扫描信号或所述第二电压端输入的信号传输至所述本级信号输出端。 本技术实施例的另一方面，提供一种栅极驱动电路，包括多级如上所述的移位寄存器单元。 本技术实施例的又一方面，提供一种显示装置，包括上述栅极驱动电路。 本技术实施例的又一方面，提供一种移位寄存器单元的驱动方法，包括用于驱动如上所述任一项移位寄存器单元的方法，在第一电压端输入低电平，第二电压端输入高电平的情况下，所述方法包括: 第一阶段，触发信号端、第一时钟信号端输入低电平，第二时钟信号端与第三时钟信号端输入高电平； 所述第一时钟信号端输入低电平，所述输入模块将所述触发信号端输入的低电平传输至第一节点；第一晶体管导通，并将第三时钟信号端输入的高电平传输至第二节点； 所述第一时钟信号输入端输入的低电平将第二控制模块开启，使得所述第二电压端输入的高电平传输至所述第二节点，维持所述第二节点的电位为高电平； 所述第一时钟信号端输入的低电平将第一控制模块开启，所述第一控制模块将所述第一电压端输入的低电平传输至第三节点，在第三节点低电位的控制下，输出模块将第二电压端输入的高电平传输至本级信号输出端； 第二阶段，所述第三时钟信号端输入低电平，所述触发信号端、所述第一时钟信号端与所述第二时钟信号端输入高电平； 所述第一时钟信号端以及所述第二时钟信号端输入高电平，将所述输入模块关闭，所述第一晶体管的栅极处于悬空状态，使得所述第三时钟信号端输入的低电平，在无阈值电压损失的情况下传输至第二节点；在第二节点低电位的控制下，所述输出模块将所述第二时钟信号输入的高电平传输至所述本级信号输出端； 所述第一时钟信号输入端以及所述第二时钟信号端输入的高电平将第二控制模块关闭； 所述第三时钟信号端输入的低电平将第一控制模块开启，所述第一控制模块将所述第三时钟信号端输入的低电平传输至第三节点，在第三节点低电位的控制下，所述输出模块将第二电压端输入的高电平传输至本级信号输出端； 第三阶段，所述第二时钟信号端输入低电平，所述触发信号端、所述第一时钟信号端与所述第三时钟信号端输入高电平； 所述第二时钟信号端输入低电平将所述输入模块打开，使得所述触发信号端输入的高电平传输至所述第一晶体管的栅极，所述第一晶体管处于截止状态； 所述第一控制模块保持开启状态，将所述第三时钟信号端输入的高电平传输至所述第三节点； 所述第一时钟信号端与所述第三时钟信号端输入高电平，将所述第二控制模块关闭，所述第二节点的电位保持低电平，所述输出模块将所述第二时钟信号输入的低电平传输至所述本级信号输出端； 第四阶段，所述第一时钟信号端输入低电平，所述触发信号端、所述第一时钟信号端与所述第二时钟信号端输入高电平； 所述第一时钟信号端输入低电平将第二控制模块打开，使得所述第二电压端输入的高电平传输至所述第二节点； 所述第一时钟信号端输入低电平将第一控制模块打开，使得第一电压端输入的低电平传输至所述第三节点；在第三节点的控制下，所述输出模块将所述第二电压端输入的高电平传输至所述本级信号输出端。 本技术实施例提供一种移位寄存器单元、栅极驱动电路及显示装置。其中，所述移位寄存器单元包括第一晶体管、输入模块、第一控制模块、第二控制模块以及输出本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一晶体管、输入模块、第一控制模块、第二控制模块、输出模块；所述输入模块，分别连接触发信号端、第一时钟信号端、第二时钟信号端以及第一节点；用于根据所述第一时钟信号端或所述第二时钟信号端输入的信号，将所述触发信号端输入的信号传输至所述第一节点；所述第一晶体管，其栅极连接所述第一节点，第一极连接第三时钟信号端，第二极与所述第一控制模块以及第二节点相连接；用于在导通且所述输入模块关闭后，将其栅极处于悬空状态，以使得所述第三时钟信号端输入的信号，在不损失所述第一晶体管的阈值电压的情况下传输至所述第二节点；在所述第一晶体管导通时，所述第三时钟信号端输入的信号传输至所述第一控制模块；所述第一控制模块，分别连接第一电压端、第三节点、所述第三时钟信号端、以及所述第一晶体管的第二极；用于在所述第三时钟信号端或所述第一电压端输入信号的控制下进行开启和关闭，当所述第一控制模块开启时，将所述第一电压端或所述第三时钟信号端输入的信号施加于所述第三节点；所述第二控制模块，分别连接第二电压端、所述第二节点、所述第一时钟信号端、所述第二时钟信号端以及所述第三节点；用于根据所述第三节点的电位、所述第一时钟信号端或所述第二时钟信号端输入的信号，将所述第二电压端的电压施加于所述第二节点；所述输出模块，分别连接所述第二节点、所述第三节点、所述第二电压端、所述第二时钟信号端以及本级信号输出端；用于根据所述第二节点或所述第三节点的电位，将第二时钟信号端输入的信号或所述第二电压端输入的信号传输至所述本级信号输出端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：郑灿，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11