一种实现局部互连的方法技术

本发明专利技术涉及半导体结构及其制备技术领域，尤其涉及一种实现局部互连的方法。本发明专利技术通过利用现有刻蚀工艺或者增加特殊的刻蚀工艺，形成接触孔以将深沟槽中的多晶硅接出来用作局部互连线，这样减小了器件互连所用到的面积，从而减小器件的面积，同时还利用相变存储器的结构和制造工艺，将氮化钛和锗锑碲材料用作局部互连线，从而可以制造出更大更精确的电阻。

【技术实现步骤摘要】

本专利技术涉及半导体结构及其制备
，尤其涉及一种使用深沟槽隔离工艺实现局部互连和在很小的面积上制作精确的大电阻的技术。
技术介绍
现代的电子电路是由一个个分离的器件通过特定的电学通路连接起来的，因此在集成电路制造中必须能够把半导体器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。在集成电路的制造过程中，在同一块衬底上经常会存在多个半导体器件，我们需要保证各个器件之间的电学隔离，而隔离不好会造成漏电、击穿电压低、闩锁效应等问题。因此隔离技术是集成电路制造中一项关键技术，目前半导体器件之间的隔离技术有以下几种：1、结隔离，主要是利用背栅二极管实现，这种技术主要应用于双极型晶体管之间的隔离，在目前的CMOS工艺下，PMOS和NMOS的隔离可以通过N阱实现，N阱和P型外延层构成PN结起到隔离的作用，这种隔离技术占用的面积较大；2、局部硅氧化隔离(LOCOS)，0.5um以上的MOS工艺器件之间的场氧隔离一般采用LOCOS的结构，这种技术是利用氮化硅(例如Si3N4)薄膜掩蔽氧化层的特点，先在器件的有源区覆盖一层氮化硅， 接着在暴露的隔离区场区通过湿氧氧化生长一层较厚的氧化层，最后去除氮化硅层，形成有源区，在有源区中制作器件。这种结构制作简单，但是会在隔离区形成鸟嘴效应，减小了有源区的长度；3、浅沟槽隔离技术(STI)，浅沟槽隔离是目前CMOS工艺下主要应用的隔离技术，浅沟槽隔离技术的基本流程是先淀积氮化硅，接着在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相淀积(CVD)在沟槽中淀积二氧化硅，最后通过化学机械抛光(CMP)平坦化，形成沟槽隔离区和有源区。浅沟槽隔离技术有更有效的器件隔离，可以使器件的表面积减小，具有超强的闩锁保护能力，对沟道没有侵蚀，与化学机械抛光工艺相兼容等优点，但是缺点是工艺成本更贵，更复杂。4、深沟槽隔离技术(DTI)，深沟槽隔离技术可应用于半导体器件的制造工艺中。目前，如何通过在具有深沟槽的器件结构中实现局部互连，以减小器件所用的互连层次，并减小器件的面积，同时可以利用相变存储器的结构和工艺特点在更小的面积下做出更加精确的大电阻成为本领域技术人员致力于研究的方向。
技术实现思路
针对上述存在的问题，本专利技术公开一种实现局部互连的方法，包括如下步骤：提供一具有导电类型的衬底；于所述衬底中形成深沟槽，并于所述深沟槽的底部及其侧壁形成第一绝缘层后，制备导电材料充满所述深沟槽；刻蚀去除部分所述第一绝缘层和部分所述导电材料层，以于所述深沟槽中顶部形成一浅沟槽后，制备第二绝缘层充满所述浅沟槽；部分刻蚀所述第二绝缘层形成接触孔，通过所述接触孔将所述导电材料引出以实现局部互连。上述的实现局部互连的方法，其中，所述导电类型为P型或N型。上述的实现局部互连的方法，其中，采用深反应离子刻蚀的方法于所述衬底中形成深沟槽。上述的实现局部互连的方法，其中，所述导电材料为掺杂的多晶硅。上述的实现局部互连的方法，其中，所述第一绝缘层和所述第二绝缘层均为氧化层。上述的实现局部互连的方法，其中，于所述深沟槽的底部及其侧壁形成第一绝缘层的步骤包括：进行氧化工艺，于所述深沟槽的底部及其侧壁形成氧化层。上述的实现局部互连的方法，其中，当所述第二绝缘层的厚度小于设定值时，部分刻蚀所述第二绝缘层形成接触孔的步骤包括：于所述第二绝缘层上表面旋涂光刻胶，并对该光刻胶进行曝光、显影以形成具有图形化窗口的光刻胶；以该具有图形化窗口的光刻胶为掩膜，采用离子刻蚀的方法部分 刻蚀所述第二绝缘层，以形成所述接触孔。上述的实现局部互连的方法，其中，当所述第二绝缘层的厚度大于或等于所述设定值时，部分刻蚀所述第二绝缘层形成接触孔的步骤包括：于所述第二绝缘层上表面旋涂光刻胶，并对该光刻胶进行曝光、显影以形成具有图形化窗口的光刻胶；以该具有图形化窗口的光刻胶为掩膜，采用刻蚀工艺部分刻蚀所述第二绝缘层，以形成所述接触孔。本专利技术还公开了一种实现局部互连的方法，包括如下步骤：提供一相变存储器结构，所述相变存储器结构按照从下至上的顺序依次包括第一氧化层、锗锑碲材料层和氮化钛层和第二氧化层；部分刻蚀所述第二氧化层形成接触孔，通过所述接触孔将所述氮化钛层和所述锗锑碲材料层引出以实现局部互连。上述的实现局部互连的方法，其中，通过原子层沉积的方式形成所述氮化钛层。本专利技术公开了实现局部互连的方法，利用深沟槽隔离技术的特点，通过增加特定的工艺，可以对位于浅沟槽中的绝缘层进行刻蚀形成接触孔，通过接触孔将深沟槽中的多晶硅接出来作为局部的互连线，通过这些局部的互连线可以减小器件所用的层次，从而减小器件的面积，本专利技术还利用相变存储器的结构和工艺特点，将氮化钛和锗锑碲材料用作局部互连线，从而可以在更小的面积下做出更加精确的大电阻。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1a-1k是本专利技术实施例一中实现局部互连的方法的流程结构示意图；图2是本专利技术实施例一中实现局部互连的方法的流程图；图3a是本专利技术实施例二中形成有接触孔的相变存储器的结构示意图；图3b是本专利技术实施例二中采用“L”形氮化钛做大电阻的结构示意图；具体实施方式下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。实施例一：如图2所示，本实施例提供了一种实现局部互连的方法，具体包括如下步骤：步骤S1，提供一具有导电类型的衬底1，该导电类型可以为P型或N型，该衬底1可以为硅衬底或外延层，如图1a所示的结构。步骤S2，于衬底1的表面形成一层刻蚀掩膜2，在本专利技术的实施例中，通过化学气相沉积的方法于衬底1的表面形成刻蚀掩膜2，形成如图1b所示的结构。 步骤S3，于刻蚀掩膜2的上表面沉积一层光刻胶，经曝光、显影后，形成具有窗口图形的光阻，以该光阻为掩膜于刻蚀掩膜2中形成光刻窗口，如图1c所示的结构。步骤S4，继续以刻蚀掩膜2为掩膜于衬底1中形成深沟槽3，在本专利技术的实施例中，采用深沟槽隔离工艺于衬底1中形成深沟槽3，优选的，可采用深反应离子刻蚀(DRIE)的方法对衬底1进行深沟槽刻蚀，形成该深沟槽3，如图1d所示的结构。 步骤S5，去除刻蚀掩膜2，去除该刻蚀掩膜2的工艺可以采用本领域技术人员所熟知的技术，在此便不予赘述，形成如图1e所示的结构。 步骤S6，于深沟槽3的底部及其侧壁形成第一绝缘层4后，继续制备导电材料充满该深沟槽3，如图1h所示的结构。 在本专利技术一个优选的实施例中，上述步骤S6具体包括如下步骤：首先，对衬底1进行氧化工艺，以于衬底1表面以及深沟槽3的底部及其侧壁形成第一绝缘层4，由此可知，该第一绝缘层4的材质为二氧化硅；如图1f所示的本文档来自技高网...

【技术保护点】
一种实现局部互连的方法，其特征在于，包括如下步骤：提供一具有导电类型的衬底；于所述衬底中形成深沟槽，并于所述深沟槽的底部及其侧壁形成第一绝缘层后，制备导电材料充满所述深沟槽；刻蚀去除部分所述第一绝缘层和部分所述导电材料层，以于所述深沟槽中顶部形成一浅沟槽后，制备第二绝缘层充满所述浅沟槽；部分刻蚀所述第二绝缘层形成接触孔，通过所述接触孔将所述导电材料引出以实现局部互连。

【技术特征摘要】
1.一种实现局部互连的方法，其特征在于，包括如下步骤：
提供一具有导电类型的衬底；
于所述衬底中形成深沟槽，并于所述深沟槽的底部及其侧壁形成
第一绝缘层后，制备导电材料充满所述深沟槽；
刻蚀去除部分所述第一绝缘层和部分所述导电材料层，以于所述
深沟槽中顶部形成一浅沟槽后，制备第二绝缘层充满所述浅沟槽；
部分刻蚀所述第二绝缘层形成接触孔，通过所述接触孔将所述导
电材料引出以实现局部互连。
2.如权利要求1所述的实现局部互连的方法，其特征在于，所
述导电类型为P型或N型。
3.如权利要求1所述的实现局部互连的方法，其特征在于，采
用深反应离子刻蚀的方法于所述衬底中形成深沟槽。
4.如权利要求1所述的实现局部互连的方法，其特征在于，所
述导电材料为掺杂的多晶硅。
5.如权利要求1所述的实现局部互连的方法，其特征在于，所
述第一绝缘层和所述第二绝缘层均为氧化层。
6.如权利要求5所述的实现局部互连的方法，其特征在于，于
所述深沟槽的底部及其侧壁形成第一绝缘层的步骤包括：
进行氧化工艺，于所述深沟槽的底部及其侧壁形成氧化层。
7.如权利要求1所述的实现局部互连的方法，其特征在于，当

【专利技术属性】
技术研发人员：亢勇，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海;31