本实用新型专利技术提供了一种移位寄存器单元、移位寄存器、显示面板以及显示装置，通过在移位寄存器单元中设置：源、漏极分别连接到第一低电平信号输入端和上拉节点的放电薄膜晶体管；第一放电控制单元，与放电薄膜晶体管的栅极连接，用于在第一时间和第二时间之间输出第一控制信号到放电薄膜晶体管的栅极，使得放电薄膜晶体管处于导通状态，以将第一低电平信号输出到上拉节点，对上拉节点进行放电；第一时间为移位寄存器处理完第一帧的结束时间，第二时间为移位寄存器处理与第一帧相邻的第二帧的开始时间，从而可保证移位寄存器单元的正常工作。
【技术实现步骤摘要】
本技术涉及显示
，具体可以涉及一种移位寄存器单元、移位寄存器、显示面板及显示装置。
技术介绍
现有技术中，在每一帧处理过程中，都会在本级驱动输出节点输出栅极驱动信号之后，对上拉节点进行拉低放电处理，以免在本帧处理过程中误打开栅极驱动信号输出控制晶体管，造成栅极驱动信号的误输出。然而，现有技术中，上述的上拉节点拉低放电处理都是利用下一个移位寄存器单元的输出信号作为复位信号来实现的。而移位寄存器单元的输出信号是一个短时间的脉冲信号，时间非常短，能够释放的电量有限，导致上拉节点的放电并不完全。这种帧内处理的放点不完全在短时间来看问题并不大，但一旦连续工作一段时间后，累积的电量越来越多，就会导致上拉节点处于不正确电位，如在本级输出栅极驱动信号之后还是保持高电平，致使栅极驱动信号输出控制晶体管仍然处于导通状态，从而造成栅极驱动信号的误输出。
技术实现思路
本技术提供一种移位寄存器单元、移位寄存器、显示面板及显示装置，可确保移位寄存器单元正常工作。本技术提供方案如下:本技术实施例提供了一种移位寄存器单元，能够通过级联方式形成移位寄存器，所述移位寄存器单元包括一自举电容，所述自举电容连接于本级驱动输出节点和上拉节点之间，所述移位寄存器单元还包括:第一低电平信号输入端，用于接收第一低电平信号；源、漏极分别连接到所述第一低电平信号输入端和所述上拉节点的放电薄膜晶体管；第一放电控制单元，与所述放电薄膜晶体管的栅极连接，用于在第一时间和第二时间之间输出第一控制信号到所述放电薄膜晶体管的栅极，使得所述放电薄膜晶体管处于导通状态，以将所述第一低电平信号输出到所述上拉节点，对所述上拉节点进行放电；所述第一时间为所述移位寄存器处理完第一帧的结束时间，所述第二时间为所述移位寄存器处理与所述第一帧相邻的第二帧的开始时间。优选的，所述放电薄膜晶体管为:第一复位薄膜晶体管，所述第一复位薄膜晶体管的栅极还与复位信号输入端连接；或下拉薄膜晶体管，所述下拉薄膜晶体管的栅极还与下拉节点连接。优选的，所述第一放电控制单元包括:第一控制信号输入端，用于在第一时间和第二时间之间接收第一控制信号；栅极连接所述第一控制信号输入端，源、漏极分别连接到所述第一控制信号输入端和所述放电薄膜晶体管的栅极的控制薄膜晶体管。优选的，所述移位寄存器单元还包括:第一下拉节点电位控制单元，用于在上拉节点处于高电平时控制所述下拉节点处于低电平；第二下拉节点电位控制单元，用于在本级驱动输出节点输出高电平后控制所述下拉节点处于高电平；所述第一下拉节点电位控制单元包括:栅极连接输入所述上拉节点，源、漏极分别连接到所述下拉节点和所述第一低电平信号输入端的薄膜晶体管；栅极连接输入信号输入端，源、漏极分别连接到所述下拉节点和所述第一低电平信号输入端的薄膜晶体管；所述第二下拉节点电位控制单元包括:下拉节点控制信号输入端，用于接收第一下拉节点控制信号，本级驱动输出节点输出高电平后，所述第一下拉节点控制信号为高电平；栅极连接所述下拉节点控制信号输入端，源、漏极分别连接到所述下拉节点控制信号输入端和所述下拉节点的薄膜晶体管。优选的，所述下拉节点控制信号为高电平信号和低电平信号交错形成的信号。优选的，所述移位寄存器单元还包括:驱动信号输入端，用于接收栅极驱动信号；栅极连接所述上拉节点，源、漏极分别连接到所述驱动信号输入端和本级驱动输出节点的薄膜晶体管；所述第一下拉节点电位控制单元还包括:栅极连接栅极驱动信号输入端，源、漏极分别连接到所述下拉节点和所述第一低电平信号输入端的薄膜晶体管；所述栅极驱动信号为所述下拉节点控制信号的反相信号。优选的，所述移位寄存器单元还包括:驱动信号输入端，用于接收栅极驱动信号；栅极连接所述上拉节点，源、漏极分别连接到所述驱动信号输入端和本级驱动输出节点的薄膜晶体管；栅极连接所述复位信号输入端，源、漏极分别连接到所述第一低电平信号输入端和所述上拉节点的第一复位薄膜晶体管栅极连接所述复位信号输入端，源、漏极分别连接到所述本级驱动输出节点和第二低电平信号输入端的第二复位薄膜晶体管；所述第一低电平信号输入端输出的第一低电平信号的电压值小于所述第二低电平信号输入端输出的第二低电平信号的电压值。优选的，所述移位寄存器单元还包括:栅极连接下拉节点，源、漏极分别连接到所述本级驱动输出节点和第二低电平信号输入端的薄膜晶体管；和/或栅极连接下拉节点控制信号输入端，源、漏极分别连接到所述本级驱动输出节点和第二低电平信号输入端的薄膜晶体管；本级驱动输出节点输出高电平后，所述下拉节点控制信号输入端输入高电平。优选的，所述移位寄存器单元还包括:驱动信号输入端，用于接收栅极驱动信号；栅极连接所述上拉节点，源、漏极分别连接到所述驱动信号输入端和所述本级驱动输出节点的薄膜晶体管；栅极连接所述上拉节点，源、漏极分别连接到所述驱动信号输入端和本级控制输出节点的薄膜晶体管；栅极连接下拉节点，源、漏极分别连接到所述本级控制输出节点和第一低电平信号输入端的薄膜晶体管；所述控制输出节点和下一级移位寄存器单元的启动信号输入端以及上一级移位寄存器单元的复位信号输入端连接。本技术实施例还提供了一种移位寄存器，所述移位寄存器具体可由多个上述本技术实施例提供的移位寄存器单元级联形成。本技术实施例还提供了一种显示面板，所述显示面板具体可以包括上述本技术实施例提供的移位寄存器。本技术实施例还提供了一种显示装置，所述显示装置具体可以包括上述本技术实施例提供的显示面板。从以上所述可以看出，本技术提供的移位寄存器单元、移位寄存器、显示面板以及显示装置，通过在移位寄存器单元中设置:第一低电平信号输入端，用于接收第一低电平信号；源、漏极分别连接到所述第一低电平信号输入端和所述上拉节点的放电薄膜晶体管；第一放电控制单元，与所述放电薄膜晶体管的栅极连接，用于在第一时间和第二时间之间输出第一控制信号到所述放电薄膜晶体管的栅极，使得所述放电薄膜晶体管处于导通状态，以将所述第一低电平信号输出到所述上拉节点，对所述上拉节点进行放电；所述第一时间为所述移位寄存器处理完第一帧的结束时间，所述第二时间为所述移位寄存器处理与所述第一帧相邻的第二帧的开始时间，从而可在相邻的两帧处理之间，对上拉节点进行拉低处理，从而可及时释放上拉在上一帧处理过后残留的电信号，避免了上一帧处理完毕之后残留的电信号作为噪声累积到下一帧处理周期，保证了移位寄存器单元的正常工作。【附图说明】图1为本技术实施例提供的移位寄存器单元结构示意图一；图2为本技术实施例提供的移位寄存器单元结构示意图二 ；图3为本技术实施例提供的移位寄存器单元结构示意图三；图4为本技术实施例提供的移位寄存器单元结构示意图四；图5为本技术实施例提供的移位寄存器单元结构示意图五；图6为本技术实施例提供的移位寄存器单元结构示意图六；图7为本技术实施例提供的移位寄存器单元结构示意图七；图8为本技术实施例提供的移位寄存器单元结构示意图八；图9为本技术实施例提供的移位寄存器单元结构示意图九；图10为本技术实施例提供的移位寄存器单元结构示意图十；图11为本技术实施例提供的移位寄存器单元所适用的时序示意图；图1本文档来自技高网...
【技术保护点】
一种移位寄存器单元，能够通过级联方式形成移位寄存器，所述移位寄存器单元包括一自举电容，所述自举电容连接于本级驱动输出节点和上拉节点之间，其特征在于，所述移位寄存器单元还包括：第一低电平信号输入端，用于接收第一低电平信号；源、漏极分别连接到所述第一低电平信号输入端和所述上拉节点的放电薄膜晶体管；第一放电控制单元，与所述放电薄膜晶体管的栅极连接，用于在第一时间和第二时间之间输出第一控制信号到所述放电薄膜晶体管的栅极，使得所述放电薄膜晶体管处于导通状态，以将所述第一低电平信号输出到所述上拉节点，对所述上拉节点进行放电；所述第一时间为所述移位寄存器处理完第一帧的结束时间，所述第二时间为所述移位寄存器处理与所述第一帧相邻的第二帧的开始时间。
【技术特征摘要】
【专利技术属性】
技术研发人员：姚星，张元波，韩承佑，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。