半导体器件和用于板式封装的自适性图案化的方法技术

本发明专利技术描述一种用于制造基于面板的封装结构的自适性图案化方法和系统。提供多个半导体芯片，所述半导体芯片包括布置在每个半导体芯片的所述有源表面上方的铜柱。通过围绕所述多个半导体芯片中的每个布置密封剂来形成嵌入式芯片面板。测量所述嵌入式芯片面板内的每个半导体芯片的真实位置和旋转。形成单元特定图案以便与所述嵌入式芯片面板中的每个半导体芯片的所述真实位置对准。所述单元特定图案作为扇出结构布置在所述半导体芯片上方、所述密封剂上方并且耦合到所述铜柱。扇入再分布层(RDL)可以在每个半导体芯片的所述有源表面上方延伸，以使得在所述扇入RDL上方形成所述铜柱。所述单元特定图案可以直接耦合到所述铜柱。

【技术实现步骤摘要】
【国外来华专利技术】
本公开大体上涉及半导体器件，更具体来说涉及在用于形成扇出晶圆级封装(FOffLP)的板式封装的领域中的自适性图案化。
技术介绍
半导体器件普遍存在于现代电子产品中。半导体器件在电气部件的数量和密度方面有差别。分立半导体器件一般包含一种类型的电气部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含几百到几百万个电气部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件(CXD)、太阳能电池以及数字微镜器件(DMD)。半导体器件执行宽泛范围的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转换成电力以及为电视显示器创建视觉投影。半导体器件存在于娱乐、通信、功率变换、网络、计算机和消费品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。半导体器件充分利用半导体材料的电气性质。半导体材料的原子结构允许通过施加电场或基极电流或者通过掺杂工艺来操纵其电导率。掺杂的步骤将杂质引入到半导体材料中以操纵和控制半导体器件的电导率。半导体器件包含有源和无源电气结构。包括双极型和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和电场或基极电流的施加，晶体管有利于或限制电流的流动。包括电阻器、电容器和电感器的无源结构产生执行各种电气功能所必需的电压与电流之间的关系。无源和有源结构被电连接以形成电路，所述电路使半导体器件能够执行高速计算和其他有用功能。半导体器件一般是使用两个复杂的制造工艺(即，前端制造和后端制造)进行制造，每个制造工艺可能涉及几百个步骤。前端制造涉及在半导体晶片的表面上形成多个半导体芯片。每个半导体芯片通常完全相同并且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从成品晶片中分割单独的半导体芯片以及封装该芯片以提供结构支承和环境隔离。如本文所用的术语“半导体芯片”指代单数和复数两者形式的词，并且因此可以指代单个半导体器件和多个半导体器件两者。半导体制造的一个目标是产生更小的半导体器件。更小的器件通常消耗更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更小的占位面积，这对于更小的终端产品而言是所期望的。更小的半导体芯片大小可以通过前端工艺改进来实现，从而导致半导体芯片具有更小的、更高密度的有源和无源部件。后端工艺可以通过电互连和封装材料的改进而导致具有更小的占位面积的半导体器件封装。更有效地生产封装的半导体器件的后端处理的一种方法是使用板式封装，其中许多半导体芯片形成到面板中并且在重组晶片或面板的水平下被同时处理。用于封装半导体芯片的一种形式的板式封装是FOWLP。FOWLP涉及将多个半导体芯片“面朝下”放置或使半导体芯片的有源表面面向临时载体或基板，诸如临时胶带载体。半导体芯片和基板或载体通过密封剂(诸如环氧模塑化合物)使用例如压缩模塑工艺包覆模塑。在模塑后，移除载体胶带，以暴露一起形成为重组晶片的多个半导体芯片的有源表面。随后，在重组晶片的顶部上形成晶片级芯片缩放式封装(WLCSP)堆积互连结构。然后，在堆积互连结构上方形成导电凸块作为球栅阵列(BGA)，BGA附接到重组晶片。在形成BGA后，分割重组晶片以形成单独的半导体器件或封装。有时，半导体芯片在安装到基板的过程中被移位并且也在包覆模塑过程期间被移位。半导体芯片的移位(包括半导体芯片的旋转)可能导致有缺陷的半导体封装，所述有缺陷的半导体封装降低封装质量和可靠性并且还增加封装成品率损失。
技术实现思路
从说明书和附图以及权利要求书来看，上述方面和其他方面、特征和优点对于本领域的普通技术人员将是显而易见的。因此，在一个方面，本专利技术是一种制造半导体器件的方法，所述方法可以包括:提供多个半导体芯片，所述半导体芯片包括布置在半导体芯片中的每个的有源表面上方的铜柱；通过围绕半导体芯片中的每个布置密封剂来形成嵌入式芯片面板；测量嵌入式芯片面板内的每个半导体芯片的真实位置；以及形成单元特定图案以与嵌入式芯片面板中的每个半导体芯片的真实位置对准。制造半导体器件的方法还可以包括通过以下操作形成嵌入式芯片面板:提供载体；将多个半导体芯片面朝下安装在载体上；以及围绕多个半导体芯片中的每个并且围绕每个铜柱布置密封剂。方法还可以包括通过以下操作形成嵌入式芯片面板:提供载体；将多个半导体芯片面朝上安装在载体上；以及围绕多个半导体芯片中的每个并且围绕每个铜柱布置密封剂。方法还可以包括移除载体以暴露每个半导体芯片的背面。方法还可以包括形成在每个半导体芯片的有源表面上方延伸的扇入再分布层(RDL)，以及在扇入RDL上方形成铜柱。方法还可以包括形成单元特定图案作为布置在多个半导体芯片上方、密封剂上方并且耦合到铜柱的扇出结构。方法还可以包括形成单元特定图案作为直接在密封剂上并且耦合到铜柱的导电层。在另一方面，本专利技术是一种制造半导体器件的方法，所述方法可以包括:提供多个半导体芯片，所述半导体芯片包括布置在每个半导体芯片的有源表面上方的互连结构；通过围绕多个半导体芯片中的每个布置密封剂来形成嵌入式芯片面板；测量嵌入式芯片面板内的每个半导体芯片的真实位置；以及形成单元特定图案以与嵌入式芯片面板中的每个半导体芯片的真实位置对准。制造半导体器件的方法还可以包括通过形成互连结构作为铜柱来提供互连结构。方法还可以包括在每个铜柱上方形成凸块，以使得凸块与每个半导体器件的各自的轮廓对准。方法还可以包括形成包括接触焊盘的半导体芯片中的每个，以及在各自的半导体芯片中的每个的接触焊盘上方形成铜柱。方法还可以包括在围绕多个半导体芯片中的每个形成密封剂之前，在所述半导体芯片的背面上方形成背面涂层。方法还可以包括在多个半导体芯片中的每个的背面上方并且在围绕多个半导体芯片布置的密封剂的表面上方布置背面涂层。方法还可以包括测量每个半导体芯片相对于整板基准的真实位置。在另一方面，本专利技术是一种制造半导体器件的方法，所述方法可以包括:提供包括多个半导体芯片的芯片面板，所述半导体芯片包括互连结构并且嵌入密封剂中；测量芯片面板内的每个半导体芯片的真实位置；以及形成与每个互连结构的真实位置对准的单元特定图案。制造半导体器件的方法还可以包括围绕半导体芯片形成密封剂，而不在半导体芯片的背面上方形成密封剂，从而使得半导体芯片的背面相对于密封剂被暴露。方法还可以包括通过从许多预定的单元特定图案设计中选择具有与多个半导体芯片中的每个的真实位置最佳拟合的单元特定图案，形成单元特定图案以与芯片面板中的每个半导体芯片的真实位置对准。方法还可以包括在每个单元特定图案上方形成凸块，以使得凸块与每个半导体器件的各自的轮廓对准。方法还可以包括通过形成互连结构作为铜柱来提供互连结构。方法还可以包括形成单元特定图案作为导电层；在单元特定图案上方形成聚苯并恶唑、聚酰亚胺或环氧焊接掩模的绝缘层；在单元特定图案上方的绝缘层中形成开口以限定岸面栅格阵列焊盘；以及在岸面栅格阵列焊盘上方形成高度较低的凸块。【附图说明】图1A示出根据实施例的重组晶片的顶视图。图1B至图1D示出根据本公开的实施例的布置在重组晶片中的多个封装或模块的顶视图。图2A示出根据本公开的实施例的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：提供多个半导体芯片，所述多个半导体芯片包括布置在所述半导体芯片中的每个的所述有源表面上方的铜柱；通过围绕所述半导体芯片中的每个布置密封剂来形成嵌入式芯片面板；测量所述嵌入式芯片面板内的每个半导体芯片的真实位置；以及形成单元特定图案以便与所述嵌入式芯片面板中的每个半导体芯片的所述真实位置对准。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：CM斯坎伦，TL奥尔森，
申请(专利权)人：德卡技术股份有限公司，
类型：发明
国别省市：美国;US