本发明专利技术的实施例提供一种TFT阵列基板及显示装置的制备方法，涉及显示技术领域，可以避免在沟道区产生ITO残留。所述TFT阵列基板的制备方法，包括：在基板上形成半导体层，并在所述半导体层上形成至少与所述半导体层的沟道区对应的遮挡图案，所述遮挡图案与所述半导体层接触；在形成有所述遮挡图案的基板上形成ITO材料的透明电极，并在形成所述透明电极后去除所述遮挡图案。用于TFT阵列基板及显示装置的制备。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及一种TFT阵列基板及显示装置的制备方法。
技术介绍
ITO(indium tin oxide，铟锡氧化物)由于具有较高的电导率和较高的光透过率、以及良好的附着性和稳定性、并能被酸刻蚀等优点，而被用于制作透明电极。然而，由于存在很多会影响ITO沉积的因素，例如基板温度的改变、ITO沉积速率的改变、ITO沉积时水汽量的调整，都会造成ITO结晶形态的改变，从而在刻蚀过程中导致刻蚀残留。以制备用于液晶显示装置的阵列基板为例:如图1所示，在形成像素电极50的过程中，会产生ITO残留501，特别是当ITO残留501位于半导体层40的沟道区且与该沟道区接触时，会导致产品特性异常，漏电流偏大，信赖性测试中产生高温污渍等不良。目前很多厂家采用IZ0(Indium Zinc Oxide，铟锌氧化物)来代替ΙΤ0，但是IZO表面容易被氧化，而且靶材昂贵。
技术实现思路
本专利技术的实施例提供一种TFT阵列基板及显示装置的制备方法，可以避免在沟道区产生ITO残留。为达到上述目的，本专利技术的实施例采用如下技术方案:一方面，提供一种TFT阵列基板的制备方法，包括:在基板上形成半导体层，并在所述半导体层上形成至少与所述半导体层的沟道区对应的遮挡图案，所述遮挡图案与所述半导体层接触；在形成有所述遮挡图案的基板上形成ITO材料的透明电极，并在形成所述透明电极后去除所述遮挡图案。优选的，采用不与所述ITO材料发生反应的材料去除所述遮挡图案。优选的，所述遮挡图案与所述半导体层通过一次构图工艺形成。进一步优选的，所述遮挡图案的材料为光刻胶材料；所述遮挡图案与所述半导体层通过一次构图工艺形成，包括:在基板上形成半导体薄膜，并在所述半导体薄膜上形成光刻胶薄膜；采用灰色调掩膜板或半色调掩膜板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成所述遮挡图案的区域，所述光刻胶半保留部分对应待形成所述半导体层中除与所述遮挡图案对应的其他区域，所述光刻胶完全去除部分对应除与半导体层对应的其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分的所述半导体薄膜，形成所述半导体层；采用灰化工艺去除所述光刻胶半保留部分的光刻胶，所述光刻胶完全保留部分形成所述遮挡图案。可选的，所述半导体层包括非晶硅层和η+非晶硅层；在形成所述透明电极并去除所述遮挡图案后，所述方法还包括对所述半导体层的所述沟道区进行刻蚀以露出所述非晶娃层。进一步优选的，所述方法还包括形成源极和漏极，且对所述半导体层的所述沟道区进行刻蚀以及形成源极和漏极通过一次构图工艺完成；对所述半导体层的所述沟道区进行刻蚀以及形成所述源极和所述漏极通过一次构图工艺完成，具体包括:在形成所述透明电极并去除所述遮挡图案后，形成金属薄膜，并在所述金属薄膜上形成光刻胶薄膜；采用普通掩膜板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成包括所述源极和所述漏极的导电层的区域，所述光刻胶完全去除部分对应除与待形成所述导电层对应的其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜形成所述源极和所述漏极，并对所述半导体层的所述沟道区进行刻蚀以露出所述非晶硅层；去除所述光刻胶完全保留部分的光刻胶薄膜。可选的，在形成所述遮挡图案后以及形成所述透明电极前，所述方法还包括形成源极和所述漏极。基于上述，优选的，所述透明电极为像素电极。进一步优选的，所述方法还包括:形成钝化层和公共电极。另一方面，提供一种显示装置的制备方法，包括上述阵列基板的制备方法。进一步，还包括形成彩膜基板。本专利技术的实施例提供一种TFT阵列基板及显示装置的制备方法，通过在形成ITO材料的透明电极前，形成至少覆盖所述半导体层的沟道区的遮挡图案，以在形成所述透明电极后，使产生的ITO残留位于所述遮挡图案上，这样在将所述遮挡图案去除后，便可将位于其上的ITO残留一同去除，从而可以避免在沟道区产生ITO残留。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术提供的形成像素电极时在半导体层的沟道区产生ITO残留的结构示意图；图2为本专利技术实施例提供的一种TFT阵列基板制备方法的流程示意图；图3为本专利技术实施例提供的形成半导体层和遮挡图案的结构示意图；图4为在图3的基础上形成透明电极以及ITO残留的结构示意图；图5为在图4的基础上去除遮挡图案后的结构示意图；图6a_6d为本专利技术实施例提供的一种形成半导体层和遮挡图案的过程示意图；图7a_7c为本专利技术实施例提供的一种形成源极和漏极并同时对半导体层的沟道区进行刻蚀的过程示意图；图8为本专利技术实施例提供的在形成遮挡图案的基础上先形成源极和漏极的结构示意图；图9为本专利技术实施例提供的一种阵列基板的结构示意图。附图标记:20-栅极；30_栅绝缘层；40a_半导体薄膜；40_半导体层；401_非晶娃层；402_n+非晶硅层；403_沟道区；50a-透明电极；50_像素电极；501_IT0残留；60_半导体层；70-光刻胶薄膜；701_光刻胶完全保留部分；702_光刻胶半保留部分；703_光刻胶完全去除部分；80_灰色调掩膜板；801_完全不透明部分、802-半透明部分、803-完全透明部分；90a-金属薄膜901-源极；902_漏极；100_钝化层；110-公共电极。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种TFT阵列基板的制备方法，如图2所示，该方法包括如下步骤:SOl、如图3所示，在基板上形成半导体层40，并在所述半导体层40上形成至少与所述半导体层40的沟道区403对应的遮挡图案60，所述遮挡图案60与所述半导体层40接触。优选为直接接触。其中，所述半导体层40的材料可以是非晶硅，也可以是金属氧化物，或者可以是其他半导体材料。考虑到当所述半导体层40采用非晶硅材料时，即所述半导体层40包括非晶硅层和η+非晶硅层时，需要对所述半导体层40的沟道区403进行刻蚀，基于此，所述遮挡图案60可以如图3所示形成在未刻蚀前的所述半导体层40的沟道区403，也可以形成在刻蚀后的所述半导体40的沟道区403。当然，对于所述半导体层40采用除非晶硅外的其他材料时，则不存在刻蚀的问题，所述遮挡图案60就如图3所示形成在所述半导体层40的沟道区403。此外，遮挡图案60至少与所述半导体层40的沟道区403对应，可以是所述遮挡图案60只与所述半导体层40的沟道区403对应，也可以是所述遮挡图案60除了与所述沟道区403还与所述半导体层40的其他区域对应，只要不影响后续S1本文档来自技高网...
【技术保护点】
一种TFT阵列基板的制备方法，其特征在于，包括：在基板上形成半导体层，并在所述半导体层上形成至少与所述半导体层的沟道区对应的遮挡图案，所述遮挡图案与所述半导体层接触；在形成有所述遮挡图案的基板上形成ITO材料的透明电极，并在形成所述透明电极后去除所述遮挡图案。
【技术特征摘要】
【专利技术属性】
技术研发人员：姜晓辉，张家祥，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。