硅通孔结构制造技术

本实用新型专利技术揭示了一种硅通孔结构。至少包括两个硅通孔，还包括隔离环，所述隔离环接地，每个隔离环围绕一个硅通孔。利用本实用新型专利技术的硅通孔结构，改善了硅通孔之间信号耦合对实际信号产生的影响，提高了制得器件的可靠性。

【技术实现步骤摘要】

本技术涉及半导体
，特别是涉及一种硅通孔结构。
技术介绍
综观电子产品对半导体的需求发展历程，始终聚焦在小型化、高度整合、高效率、低成本、低功耗、实时上市(Time to Market)等构面的追求。然而在达成这些需求目标的过程中，技术往往不是十全十美，仅能在这些需求中尽力做到优化。为了同时满足上述电子产品的需求，业界从半导体封装(Package)入手，并获得了可观的效果。广泛来说，系统构装(System in Package ；SiP)涵括了早期的多芯片模块(Mult1-chip Module ；MCM)技术、多芯片封装(Mult1-chip Package ；MCP)技术、芯片堆栈(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及将主 / 被动组件内埋于基板(Embedded Substrate)等技术。以结构外观来说，MCM属于二维的2D构装，而MCP、Stack Die、PoP, PiP等则属于立体的3D构装；由于3D更能符合小型化、高效能等需求，因而在近年来备受业界青睐。若进一步就互连技术(Interconnect1n)来看，过去的2D或3D构装多以打线接合(Wire Bonding)为主，少部分还采用覆晶技术(Flip Chip)，或以 Flip Chip 搭配 Wire Bonding 作为与 Substrate 间的 Interconnect。但以 Stack Die为例，上层的芯片仍需藉由Wire Bonding来连接，当堆栈的芯片数增加，越上层的芯片所需的Wire Bonding长度则将越长，也因此影响了整个系统的效能；而为了保留打线空间的考虑，芯片与芯片间则需适度的插入插件(Interposer)，造成封装厚度的增加。目前，新互连技术--娃通孔技术(Through Silicon Via，TSV)诞生，采用娃通孔技术的堆栈则称为3D1C。但是，一个在设计上的严峻挑战是如何在插入插件时，控制硅通孔-硅通孔之间的信号耦合效应，尤其是针对高频器件，这一现象更加严重。例如在衬底中的信号耦合，当所有的硅通孔处于相同的插件中时，衬底中的信号耦合依然存在，并且会产生不良影响。
技术实现思路
本技术的目的在于提供一种硅通孔结构，有效的降低信号耦合。为解决上述技术问题，本技术提供一种硅通孔结构，至少包括两个硅通孔，还包括隔离环，所述隔离环接地，每个隔离环围绕一个硅通孔。可选的，对于所述的硅通孔结构，所述隔离环的数量比所述硅通孔的数量少一个。可选的，对于所述的硅通孔结构，所述隔离环的数量等于所述硅通孔的数量。可选的，对于所述的硅通孔结构，所述硅通孔位于所述隔离环正中心，所述隔离环距离所围绕的硅通孔的距离为5-15 μ mo可选的，对于所述的硅通孔结构，所述隔离环包括若干个辅助通孔，且每个辅助通孔接地。可选的，对于所述的硅通孔结构，所述辅助通孔的数量大于等于8个。可选的，对于所述的硅通孔结构，相邻辅助通孔之间的间距为20-40 μπι。可选的，对于所述的硅通孔结构，所述辅助通孔的直径为8-20 μπι。可选的，对于所述的硅通孔结构，所述硅通孔结构形成于一硅衬底中。可选的，对于所述的硅通孔结构，所述隔离环的形状为方形。可选的，对于所述的硅通孔结构，所述隔离环的形状为圆形。本技术提供的硅通孔结构，在硅通孔周围形成了隔离环，且所述隔离环接地。相比现有技术，通过接地隔离环的设计，将产生的耦合信号导出，从而有效的降低了实际硅通孔之间对信号的影响，提高了制得器件的可靠性。【附图说明】图1为现有的娃通孔结构的不意图；图2为本技术第一实施例的硅通孔结构的俯视示意图；图3为图2中沿1-1线的剖视图；图4为本技术第二实施例的硅通孔结构的俯视示意图；图5为图4中沿I1-1I线的剖视图。【具体实施方式】下面将结合示意图对本技术的硅通孔结构进行更详细的描述，其中表示了本技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本技术，而仍然实现本技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本技术的限制。在下列段落中参照附图以举例方式更具体地描述本技术。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。本技术的核心思想是，在硅通孔周围设置隔离环，并且使得隔离环接地，那么当硅通孔之间产生耦合信号，会通过隔离环导出，就避免了对器件本身产生信号的不良影响。实施例一基于此，本技术提供一种硅通孔结构，请参考图2和图3，其中图2为本技术第一实施例的硅通孔结构的俯视示意图，图3为图2中沿着1-1线的剖视图。可以看出，本技术中的硅通孔结构，至少包括两个硅通孔21、22，还包括隔离环23，所述隔离环23接地，每个隔离环23围绕一个硅通孔21。在本技术的第一实施例中，示出了两个硅通孔21、22的情况，其中隔离环23的数量比硅通孔的数量少一个，即在本实施例中仅有一个隔离环23，所述隔离环23围绕所述硅通孔21，而硅通孔22则未被隔离环所围绕。但是由于隔离环23围绕了硅通孔21，那么当硅通孔21、22被分别施加有不同信号时，硅通孔21会受到隔离环23的保护，二者之间产生的耦合信号将由隔离环23导出，从而避免了耦合信号作用到当做输出端的硅通孔21或娃通孔22上。具体的，在本技术中，所述隔离环23是由多个辅助通孔231组成，例如，这些辅助通孔231排列呈方形，如图2中所示。当然，排列呈圆形等其他形状也都是可以的。所述辅助通孔231的数量为为多个，例如4个或以上较佳，具体在本实施例中，采用了由8个辅助通孔231组成所需的隔离环23。所述辅助通孔231的数量也不宜过多，过多的辅助通孔会使得制作难度增大，占据面积变多，不利于小型化和高集成度。在本实施例中，相邻辅助通孔231之间的间距为20-40 μm，例如25 μm、28 μm、35 μ m等，每个辅助通孔231的直径为8_20 μ m，例如10 μ m、13 μ m、17 μ m等，优选的，所述硅通孔21位于所述隔离环23正中心，所述隔离环23距离所述硅通孔21的距离为5_15 μ m，例如5μπι、10μπι等。当然，所述辅助通孔231之间的间距、辅助通孔231的直径以及隔离环23距离所述硅通孔21的距离并不限于上述范围，依据不同的设计要求，可以灵活变动这些数据。实施例二下面请参考如图4和图5所示的第二实施例，其中图4为本技术第一实施例的硅通孔结构的俯视示意图，图5为图4中沿着1-1线的剖视图。在本技术的第二实施例中，示出了两个硅通孔21、22的情况，同样的，所述隔离环23也示出了两个，即隔离环23的数量等于硅通孔的数量。所述两个隔离环23分别围绕所述硅通孔21和硅通孔22。优选的，所述硅通孔21、22分别位于所述隔离环23正中心。由于硅通孔21、22分别被隔离环23围绕，那么当硅通孔21、22被分别施加有不同信号时，硅通孔21、22会受到隔离环23的保护，二者之间本文档来自技高网...

【技术保护点】
一种硅通孔结构，至少包括两个硅通孔，其特征在于，还包括隔离环，所述隔离环接地，每个隔离环围绕一个硅通孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：盛亚，程仁豪，刘凌，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：新型
国别省市：北京;11