数据处理系统技术方案

本发明专利技术公开了一种数据处理系统，属于数据处理领域。所述系统包括：N个前后级联的处理组，包括a个软处理组和b个硬处理组，a+b＝N；每个软处理组包括：第一延时单元、输入接口、处理器、输出接口和第二延时单元，第一延时单元通过硬连线分别与输入接口和第二延时单元相连，处理器分别与输入接口和输出接口电性相连，第二延时单元通过硬连线与输出接口相连；每个硬处理组包括：第三延时单元和硬件单元，第三延时单元通过硬连线与硬件单元相连。本发明专利技术可提高数据处理效率。

【技术实现步骤摘要】

本专利技术涉及数据处理领域，特别涉及一种数据处理系统。
技术介绍
在基站通过接收设备的天线接收到高频信号后，需要将高频信号转换为中频信号，再对中频信号中的业务数据进行处理，使得处理后的业务数据能够符合接收设备的系统要求。相关技术中采用硬件系统来处理业务数据，请参考图1所示的硬件系统的结构框图，该硬件系统包括定时信号生成单元、N个硬件单元和N-1个延时单元，定时信号生成单元通过硬连线分别与第一个硬件单元和第一个延时单元相连，第i个硬件单元通过硬连线与第i+Ι个硬件单元相连，第i个延时单元通过硬连线分别与第i+Ι个硬件单元和第i+1个延时单元相连，N和i为正整数，N > i > I。在处理业务数据时，定时信号生成单元通过硬连线将生成的第一定时信号发送给第一个硬件单元和第一个延时单元；第一个延时单元对定时信号进行延时，将得到的第二定时信号通过硬连线发送给第二个硬件单元和第二个延时单元；第一个硬件单元根据获取的控制信息处理原始的业务数据，在第一定时信号的触发下将得到的第一业务数据和控制信息通过硬连线发送给第二个硬件单元；第二个硬件单元根据控制信息处理第一业务数据，在第二定时信号的触发下将得到的第二业务数据通过硬连线发送给第三个硬件单元；依次类推，直至第N个硬件单元在第N-1延时信号的触发下输出第N业务数据时停止，结束处理流程。由于硬件单元对业务数据的处理能力有限，因此，当需要对业务数据进行大量运算时，采用硬件系统处理业务数据的效率较低。
技术实现思路
为了解决硬件单元的处理能力较弱，导致硬件系统对业务数据的处理效率低的问题，本专利技术实施例提供了一种数据处理系统。所述技术方案如下:第一方面，提供了一种数据处理系统，所述系统包括:N个前后级联的处理组，所述N个前后级联的处理组中包括a个软处理组和b个硬处理组，a+b = N ；每个软处理组包括:第一延时单元、输入接口、处理器、输出接口和第二延时单元，所述第一延时单元通过硬连线分别与所述输入接口和所述第二延时单元相连，所述处理器分别与所述输入接口和所述输出接口电性相连，所述第二延时单元通过硬连线与所述输出接口相连；所述第一延时单元用于发送第一定时信号至所述输入接口和所述第二延时单元；所述第二延时单元用于对来自所述第一延时单元的第一定时信号进行延时得到第二定时信号并发送所述第二定时信号至所述输出接口 ；所述输入接口，用于获取业务数据、控制信息和所述第一定时信号，在所述第一定时信号的触发下将所述业务数据和所述控制信息组成第一数据包发送给所述处理器；所述处理器，用于根据所述第一数据包内的所述控制信息处理所述业务数据，将得到的第二数据包发送给所述输出接口，所述第二数据包包括处理后的所述业务数据；所述输出接口，用于解析所述第二数据包得到处理后的所述业务数据，并获取所述第二定时信号，在所述第二定时信号的触发下输出处理后的所述业务数据；每个硬处理组包括:第三延时单元和硬件单元，所述第三延时单元通过硬连线与所述硬件单元相连；所述第三延时单元用于发送第三定时信号至所述硬件单元；其中，N、a、b均为正整数。在第一方面的第一种可能的实现方式中，在第i个处理组是软处理组且第i+Ι个处理组是硬处理组时，所述第i个处理组中的输出接口通过硬连线与所述第i+Ι个处理组中的硬件单元相连，所述第i个处理组中的第二延时单元通过硬连线与所述第i+Ι个处理组中的第三延时单元相连，i为正整数。在第一方面的第二种可能的实现方式中，在第i个处理组是软处理组且第i+Ι个处理组是软处理组时，所述第i个处理组中的输出接口通过硬连线与第i+Ι个处理组中的输入接口相连，所述第i个处理组中的第二延时单元通过硬连线与所述第i+Ι个处理组中的第一延时单元相连，i为正整数。根据第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述第i个处理组中的输出接口通过硬连线与所述i+Ι个处理组中的处理器相连，所述第i个处理组中的第二延时单元通过硬连线与所述i+Ι个处理组中的处理器相连，所述第i+Ι个处理组中的处理器用于根据来自所述第i个处理组中的输出接口的控制信号和来自所述第i个处理组中的第二延时单元的第二定时信号生成控制信息，再根据所述控制信息处理来自所述第i个处理组中的输出接口的业务数据。在第一方面的第四种可能的实现方式中，在第i个处理组是硬处理组且第i+Ι个处理组是硬处理组时，第i个处理组中的硬件单元通过硬连线与第i+Ι个处理组中的硬件单元相连，所述第i个处理组中的第三延时单元通过硬连线与所述第i+Ι个处理组中的第三延时单元相连，i为正整数。在第一方面的第五种可能的实现方式中，在第i个处理组是硬处理组且第i+Ι个处理组是软处理组时，第i个处理组中的硬件单元通过硬连线与第i+Ι个处理组中的输入接口相连，所述第i个处理组中的第三延时单元通过硬连线与所述第i+Ι个处理组中的第一延时单元相连，i为正整数。根据第一方面的第五种可能的实现方式，在第一方面的第六种可能的实现方式中，所述第i个处理组中的硬件单元通过硬连线与所述i+Ι个处理组中的处理器相连，所述第i个处理组中的第三延时单元通过硬连线与所述i+Ι个处理组中的处理器相连，所述第i+Ι个处理组中的处理器用于根据来自所述第i个处理组中的硬件单元的控制信号和来自所述第i个处理组中的第三延时单元的第三定时信号生成控制信息，再根据所述控制信息处理来自所述第i个处理组中的硬件单元的业务数据。根据第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式，在第一方面的第七种可能的实现方式中，所述a个软处理组中的一个软处理组中的所述处理器的数量为至少一个，所述软处理组还包括第四延时单元，所述第四延时单元通过硬连线分别与所述第一延时单元和每个所述处理器相连，所述第四延时单元用于对来自所述第一延时单元的第一定时信号进行延时得到第四定时信号并发送所述第四定时信号至每个处理器；所述处理器，具体用于在所述第四定时信号的触发下，根据所述第一数据包内的所述控制信息处理所述业务数据。根据第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式，在第一方面的第八种可能的实现方式中，所述a个软处理组中的一个软处理组中的所述处理器的数量为至少一个，所述软处理组还包括第四延时单元和定时调度单元，所述第四延时单元通过硬连线分别与所述第一延时单元和所述定时调度单元相连，所述定时调度单元通过硬连线分别与每个所述处理器相连，所述第四延时单元用于对来自所述第一延时单元的第一定时信号进行延时得到第四定时信号并发送所述第四定时信号至所述定时调度单元，所述定时调度单元用于对来自所述第四延时单元的第四定时信号进行延时得到第五定时信号并发送所述第五定时信号至每个处理器；所述处理器，具体用于在所述第五定时信号的触发下，根据所述第一数据包内的所述控制信息处理所述业务数据。根据第一方面或第一方面的第一种可能的实现方式或第一方面本文档来自技高网...

【技术保护点】
一种数据处理系统，其特征在于，所述系统包括：N个前后级联的处理组，所述N个前后级联的处理组中包括a个软处理组和b个硬处理组，a+b＝N；每个软处理组包括：第一延时单元、输入接口、处理器、输出接口和第二延时单元，所述第一延时单元通过硬连线分别与所述输入接口和所述第二延时单元相连，所述处理器分别与所述输入接口和所述输出接口电性相连，所述第二延时单元通过硬连线与所述输出接口相连；所述第一延时单元用于发送第一定时信号至所述输入接口和所述第二延时单元；所述第二延时单元用于对来自所述第一延时单元的第一定时信号进行延时得到第二定时信号并发送所述第二定时信号至所述输出接口；所述输入接口，用于获取业务数据、控制信息和所述第一定时信号，在所述第一定时信号的触发下将所述业务数据和所述控制信息组成第一数据包发送给所述处理器；所述处理器，用于根据所述第一数据包内的所述控制信息处理所述业务数据，将得到的第二数据包发送给所述输出接口，所述第二数据包包括处理后的所述业务数据；所述输出接口，用于解析所述第二数据包得到处理后的所述业务数据，并获取所述第二定时信号，在所述第二定时信号的触发下输出处理后的所述业务数据；每个硬处理组包括：第三延时单元和硬件单元，所述第三延时单元通过硬连线与所述硬件单元相连；所述第三延时单元用于发送第三定时信号至所述硬件单元；其中，N、a、b均为正整数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：赵兴山，黄卫华，潘葆梁，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44