数据处理系统技术方案

本发明专利技术公开了一种数据处理系统，其包括：主机，具有用于数据通信的主机接口；主控装置，通过主机接口与主机进行通信；以及从属装置，连接至主控装置，并由主控装置进行控制。利用该数据处理系统可以使得数据交换速度有较大提高，同时也增大了存储容量。

【技术实现步骤摘要】

本专利技术涉及数据处理领域，更具体地，本专利技术涉及一种数据处理系统。
技术介绍
FPGA是英文Field-Programmable Gate Array的縮写，即现场可编程门阵列，它 是在PAL、 GAL、 CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编 程器件门电路数有限的缺点。 FPGA有多种配置模式并行主模式为一片FPGA加一片EPROM的方式；主从模式可 以支持一片PROM编程多片FPGA ;串行模式可以采用串行PROM编程FPGA ;外设模式可以将 FPGA作为微处理器的外设，由微处理器对其编程。 如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并 行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今， 随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，一些新的问题也随 之出现。由于单块FPGA资源有限，所以数据交换比较慢，并且容量也比较小。
技术实现思路
考虑到上述问题而做出本专利技术，为此，本专利技术的主要目的在于提供一种数据处理 系统，以提高FPGA技术中的数据交换速度以及存储容量。 为了实现上述目的，根据本专利技术的实施例，提供了一种数据处理系统，其包括主 机，具有用于数据通信的主机接口 ；主控装置，通过主机接口与主机进行通信；以及从属装 置，连接至主控装置，并由主控装置进行控制。 在该数据处理系统中还包括存储装置，连接至相应的从属装置。其中，主控装置 和从属装置均为可编程逻辑器件，从属装置为多个可编程逻辑器件，多个可编程器件分别 与主控装置连接。该可编程逻辑器件为FPGA。 此外，在该数据处理系统中，主控装置具有PCI-E总线控制器，PCI-E总线控制器 用于与主机接口进行通信并控制从属装置。从属装置具有存储控制器，用于对与相应的从 属装置连接的存储装置进行控制。其中，PCI-E总线控制器与存储控制器进行通信，并且存 储装置为DDR2 SO-DI匪。 通过上述本专利技术的数据处理系统，使得数据交换速度有较大提高，同时也增大了 存储容量。附图说明 附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实 施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中 图1是根据本专利技术实施例的数据处理系统的结构框图；以及 图2是根据本专利技术实施例的主控FPGA和从属FPGA的连接关系图。 具体实施例方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图1是根据本专利技术实施例的数据处理系统的结构框图。 如图1所示，在数据处理系统100中包括主机300，具有用于数据通信的主机接 口 302 ;主控装置120，通过主机接口与主机进行通信；以及从属装置104-114，连接至主控 装置120，并由主控装置120进行控制。在该数据处理系统100中，存储装置204-214连接 至相应的从属装置104-114。在本专利技术的实施例中，主控装置120和从属装置104-114均 为可编程逻辑器件，优选地为FPGA。多个从属装置104-114分别与主控装置120连接。本 领域普通技术人员应该理解，可以根据不同的需要任意地配置从属装置以及存储装置的数 量，其并不限于图1中所示的6个。但是，要保证从属装置与存储装置的数量相对应。 在图1中，主控装置102具有PCI-E总线控制器102a， PCI-E总线控制器102a用 于与主机接口 302a进行通信并控制从属装置104-114。从属装置104-114具有存储控制器 104a-114a，用于对与相应的从属装置104-114连接的存储装置204-214进行控制。 下面，将参照图2，以FPGA为例，对主控装置102与从属装置104-114之间的关系 进行描述。 图2是根据本专利技术实施例的主控FPGA和从属FPGA的连接关系图。 如图所示，主控FPGA从主机接口接收到多个应用到不同从属FPGA的数据 DATA1-DATA3，PCI-E总线控制器分别与各个从属FPGA中的存储控制器进行通信，并根据不 同数据中的标识将数据传送给相应的从属FPGA的存储控制器中。例如，将数据DATA1传送 给一个从属FPGA，将数据DATA2传送给另一个从属FPGA，并且将数据DATA3传送给最后一 个从属FPGA。在这里，本领域普通技术人员应该理解，PCI-E总线控制器还可以与从属FPGA 中的其他接口通信，来将数据发送给不同的从属FPGA。 此外，为了进一步提高数据交换速度，本专利技术采用DDR2 SO-DI匪作为存储装置。但 本领域普通技术人员应该理解，存储装置并不限于DDR2S0-DI匪，可以使用其他现有的存储 器以及未来将要使用的DDR3S0-DI匪。此外，在本专利技术的实施例中，主机接口为PCI-E 8x接 口。但本领域普通技术人员应该理解，主机接口并不限于该PCI-E 8x接口，在保证系统的 数据交换速度的情况下，也可应用其它类型的接口，如PCI-E 16x接口、PCI-E 32x接口等 如上所述，结合图1和图2可知，本实施例采用了多块FPGA集成，通过主从方式， 用带有PCI-E总线控制器的FPGA作为主控制协调其它的从属FPGA的工作。主控FPGA主 要实现与主机的PCI-E数据传输以及和从属FPGA通信。 从而，利用本实施例中的数据处理系统，使得数据交换速度有较大提高，同时也增 大了存储容量。 此外，本专利技术中还利用了 DDR2S0-DMM作为存储装置，进一步提高数据交换速度。 以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，对于本领域的技 术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种数据处理系统，其特征在于，包括：　　　　主机，具有用于数据通信的主机接口；　　　　主控装置，通过所述主机接口与所述主机进行通信；以及　　　　从属装置，连接至所述主控装置，并由所述主控装置进行控制。

【技术特征摘要】
一种数据处理系统，其特征在于，包括主机，具有用于数据通信的主机接口；主控装置，通过所述主机接口与所述主机进行通信；以及从属装置，连接至所述主控装置，并由所述主控装置进行控制。2. 根据权利要求1所述的数据处理系统，其特征在于，还包括 存储装置，连接至相应的所述从属装置。3. 根据权利要求2所述的数据处理系统，其特征在于，所述主控装置和所述从属装置 均为可编程逻辑器件。4. 根据权利要求3所述的数据处理系统，其特征在于，所述从属装置为多个可编程逻 辑器件，所述多个可编程器件分别与所述主控装置连接。5. 根据权利要求4所述的数据处理系...

【专利技术属性】
技术研发人员：李丰旺，许建卫，聂华，邵宗有，刘新春，
申请(专利权)人：曙光信息产业北京有限公司，
类型：发明
国别省市：11[中国|北京]