移位寄存器单元、栅极驱动装置以及显示装置制造方法及图纸

本公开内容提供了一种移位寄存器单元，包括上拉模块、输入模块、下拉控制模块、下拉模块、复位放电模块、分压模块、保持模块以及远端下拉模块。该移位寄存器单元采用分体式设计以便在远端对输出信号进行下拉补偿，节省了远端的低电压信号，从而节省了空间并使得设计更加方便。本公开内容还提供了使用该移位寄存器单元的栅极驱动装置以及显示装置。

【技术实现步骤摘要】

本公开涉及显示技术的领域，更具体地涉及一种移位寄存器单元、以及使用该移位寄存器单元的栅极驱动装置以及显示装置。
技术介绍
作为与现有的液晶显示装置的驱动电路相关的技术，本领域已经开发出GOA（Gate-driver on Array）技术。GOA电路通常包括多个级联的移位寄存器单元，每一个移位寄存器单元分别与相邻行的移位寄存器单元相连接，每一个移位寄存器单元均对应一行栅线，每一个移位寄存器单元在输出栅极驱动信号的同时会将输出信号提供给下一个移位寄存器单元，以保证下一个移位寄存器单元在下一个时钟周期内实现栅极驱动信号的输出。但在目前的GOA技术中，小尺寸LCD一般采用单边GOA结构。而在单边GOA结构中，仅在下一个移位寄存器单元的信号输出端有信号输出时，对当前移位寄存器单元的进行复位，进而使当前移位寄存器单元的信号输出端下拉为低电平。然而，这种设计导致驱动器电路远端的电压很难得到保证。
技术实现思路
本公开的目标是提供一种移位寄存器单元、以及使用该移位寄存器单元的栅极驱动装置以及显示装置来克服上述缺点。根据本专利技术的一个方面，提供了一种移位寄存器单元，包括上拉模块、输入模块、下拉控制模块、下拉模块、复位放电模块、分压模块、保持模块以及远端下拉模块；上拉模块连接第一时钟信号端口、上拉控制节点以及信号输出端，用于根据上拉控制节点的电位和第一时钟信号端口输入的时钟信号将信号输出端输出的信号上拉为高电平，所述上拉控制节点为上拉模块与输入模块的连接点；输入模块连接信号输入端、第二时钟信号端口以及上拉控制节点，用于根据信号输入端输入的信号和第二时钟信号端口的时钟信号控制上拉控制节点的电位；下拉控制模块连接第二时钟信号端口、下拉控制中间点和下拉控制节点，用于根据第二时钟信号和下拉控制中间点的电位来控制下拉控制节点的电位，下拉控制中间点为下拉控制模块与分压模块的连接点，下拉控制节点为下拉控制模块与下拉模块的连接点；下拉模块连接下拉控制节点、上拉控制节点、低电平信号以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的信号下拉为低电平；复位放电模块连接复位信号端、上拉控制节点以及低电平信号，用于根据复位信号端输入的信号将上拉控制节点的电位下拉为低电平；分压模块连接下拉控制中间点、下拉控制节点、上拉控制节点以及低电平信号，用于根据上拉控制节点的电位控制下拉控制中间点的电位和下拉控制节点的电位；保持模块连接第二时钟信号端口、低电平信号和信号输出端，用于根据第二时钟信号端口输入的信号将输出端输出的信号保持为低电平；远端下拉模块连接信号输出端的远端、第一时钟信号端口和第二时钟信号端口，用于根据第一时钟信号端口和第二时钟信号端口输入的信号来将信号输出端的远端的电位维持为低电平。所述移位寄存器单元采用分体式设计以便在远端对输出信号进行下拉补偿，节省了远端的低电压信号，从而节省了空间并使得设计更加方便。在实施例中，所述移位寄存器单元可以状态清除模块，用于清除下拉控制模块的状态。根据本公开的另一个方面，提供了一种栅极驱动装置，包括多个所述的移位寄存器单元，其中所述多个移位寄存器单元相互级联，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的信号输出端都连接与其相邻的下一个移位寄存器单元的输入端以及连接与其相邻的上一个移位寄存器单元的复位信号端；其中所述第一个移位寄存器单元的信号输入端输入帧起始信号，信号输出端与第二个移位寄存器单元的信号输入端连接，所述最后一个移位寄存器单元的信号输出端连接与其相邻的上一个移位寄存器单元的复位信号端。在实施例中，相邻两级移位寄存器单元的第一时钟信号端口输入的时钟信号互为反相，第二时钟信号端口输入的时钟信号互为反相。根据本专利技术的又一个方面，提供了一种显示装置，其包括如上所述的栅极驱动电路。本
技术实现思路
被提供来以简化形式引入在下面在具体实施方式中被进一步描述的构思的选择。本
技术实现思路
不旨在识别所要求保护的主题的关键特征或必要特征，它也不旨在用来帮助确定所要求保护的主题的范围。附图说明现将参考示出本专利技术的实施例的附图更详细地描述本专利技术的上述和其它方面。图1图示了根据本公开的一个实施例的移位寄存器单元的示意图；图2图示了根据本公开的一个实施例的移位寄存器单元的一个示意性结构图；图3图示了根据本公开的一个实施例的移位寄存器单元的信号时序图；以及图4图示了根据本公开的一个实施例的栅极驱动装置的示意性结构图。具体实施方式下面的实施例作为例子被提供使得本公开内容将是彻底的且完整的，并且将完全地将本专利技术的范围传达给本领域的技术人员。本公开内容在代表性实施例的上下文中被阐述，代表性实施例在任何方面不旨在为限制性的。本专利技术的所有实施例中采用的晶体管可以是薄膜晶体管或场效应管或者其它具有相同特性的器件。在本专利技术的实施中，每个晶体管的源极和漏极可以互换地使用，因此为了描述方便，将其中的一个称为第一极，另一个称为第二极。图1图示了根据本公开的一个实施例的移位寄存器单元的示意图。如图1所示，所述移位寄存器单元100包括上拉模块101、输入模块102、下拉控制模块103、下拉模块104、复位放电模块105、分压模块106、保持模块107以及远端下拉模块108。所述上拉模块101连接第一时钟信号端口CLK1、上拉控制节点(PU)以及信号输出端OUTPUT_N（以级联结构中的第N个移位寄存器单元为例），用于根据上拉控制节点的电位和所述第一时钟信号端口输入的时钟信号将信号输出端输出的信号上拉为高电平，所述上拉控制节点为上拉模块与输入模块的连接点。所述输入模块102连接信号输入端INPUT_N（其通常连接上一个移位寄存器单元的信号输出端口OUTPUT_N-1）、第二时钟信号端口CLK2以及上拉控制节点(PU)，用于根据信号输入端输入的信号和第二时钟信号端口的时钟信号控制上拉控制节点的电位。所述下拉控制模块103连接第二时钟信号端口、下拉控制中间点（PD_CN）和下拉控制节点（PD），用于根据第二时钟信号和下拉控制中间点的电位来控制下拉控制节点的电位，下拉控制中间点为下拉控制模块与分压模块106的连接点，下拉控制节点为下拉控制模块与下拉模块104的连接点。下拉模块104连接下拉控制节点、上拉控制节点、低电平信号VSS以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的信号下拉为低电平。复位放电模块105连接复位信号端RST_N（其通常连接下一个移位寄存器单元的信号输出端口OUTPUT_N+1）、上拉控制节点以及低电平信号，用于根据复位信号端输入的信号将上拉控制节点的电位下拉为低电平。分压模块106连接下拉控制中间点、下拉控制节点、上拉控制节点以及低电平信号，用于根据上拉控制节点的电位控制下拉控制中间点的电位和下拉控制节点的电位。保持模块107连接第二时钟信号端口、低电平信号和信号输出端，用于根据第二时钟信号端口输入的信号将输出端输出的信号保持为低电平。远端下拉模块108连接信号输出端的远端O本文档来自技高网...

【技术保护点】
一种移位寄存器单元，包括上拉模块、输入模块、下拉控制模块、下拉模块、复位放电模块、分压模块、保持模块以及远端下拉模块；上拉模块连接第一时钟信号端口、上拉控制节点以及信号输出端，用于根据上拉控制节点的电位和第一时钟信号端口输入的时钟信号将信号输出端输出的信号上拉为高电平，所述上拉控制节点为上拉模块与输入模块的连接点；输入模块连接信号输入端、第二时钟信号端口以及上拉控制节点，用于根据信号输入端输入的信号和第二时钟信号端口的时钟信号控制上拉控制节点的电位；下拉控制模块连接第二时钟信号端口、下拉控制中间点和下拉控制节点，用于根据第二时钟信号和下拉控制中间点的电位来控制下拉控制节点的电位，下拉控制中间点为下拉控制模块与分压模块的连接点，下拉控制节点为下拉控制模块与下拉模块的连接点；下拉模块连接下拉控制节点、上拉控制节点、低电平信号以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的信号下拉为低电平；复位放电模块连接复位信号端、上拉控制节点以及低电平信号，用于根据复位信号端输入的信号将上拉控制节点的电位下拉为低电平；分压模块连接下拉控制中间点、下拉控制节点、上拉控制节点以及低电平信号，用于根据上拉控制节点的电位控制下拉控制中间点的电位和下拉控制节点的电位；保持模块连接第二时钟信号端口、低电平信号和信号输出端，用于根据第二时钟信号端口输入的信号将输出端输出的信号保持为低电平；远端下拉模块连接信号输出端的远端、第一时钟信号端口和第二时钟信号端口，用于根据第一时钟信号端口和第二时钟信号端口输入的信号来将信号输出端的远端的电位维持为低电平。...

【技术特征摘要】
1. 一种移位寄存器单元，包括上拉模块、输入模块、下拉控制模块、下拉模块、复位放电模块、分压模块、保持模块以及远端下拉模块；
上拉模块连接第一时钟信号端口、上拉控制节点以及信号输出端，用于根据上拉控制节点的电位和第一时钟信号端口输入的时钟信号将信号输出端输出的信号上拉为高电平，所述上拉控制节点为上拉模块与输入模块的连接点；
输入模块连接信号输入端、第二时钟信号端口以及上拉控制节点，用于根据信号输入端输入的信号和第二时钟信号端口的时钟信号控制上拉控制节点的电位；
下拉控制模块连接第二时钟信号端口、下拉控制中间点和下拉控制节点，用于根据第二时钟信号和下拉控制中间点的电位来控制下拉控制节点的电位，下拉控制中间点为下拉控制模块与分压模块的连接点，下拉控制节点为下拉控制模块与下拉模块的连接点；
下拉模块连接下拉控制节点、上拉控制节点、低电平信号以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的信号下拉为低电平；
复位放电模块连接复位信号端、上拉控制节点以及低电平信号，用于根据复位信号端输入的信号将上拉控制节点的电位下拉为低电平；
分压模块连接下拉控制中间点、下拉控制节点、上拉控制节点以及低电平信号，用于根据上拉控制节点的电位控制下拉控制中间点的电位和下拉控制节点的电位；
保持模块连接第二时钟信号端口、低电平信号和信号输出端，用于根据第二时钟信号端口输入的信号将输出端输出的信号保持为低电平；
远端下拉模块连接信号输出端的远端、第一时钟信号端口和第二时钟信号端口，用于根据第一时钟信号端口和第二时钟信号端口输入的信号来将信号输出端的远端的电位维持为低电平。
2. 根据权利要求1的移位寄存器单元，所述上拉模块包括：
第一晶体管，其栅极连接到上拉控制节点，第一极连接到第一时钟信号端口，第二极连接到信号输出端；
第一电容，其一端连接到上拉控制节点，另一端连接到信号输出端。
3. 根据权利要求1的移位寄存器单元，所述输入模块包括第二晶体管，其栅极连接信号输入端，第一极连接到第二时钟信号端口，第二极连接到上拉控制节点。
4. 根据权利要求1的移位寄存器单元，所述下拉控制模块包括：
第三晶体管，其栅极和第一极连接到第二时钟信号端口，第二极连接到下拉控制中间点；
第四晶体管，其栅极连接到下拉控制中间点，第一极连接到第二时钟信号端口，第二极连接到下拉控制节点。
5. 根据权利要求1的移位寄存器单元，所述...

【专利技术属性】
技术研发人员：王峥，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11