一种移位寄存器、栅极驱动电路、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、栅极驱动电路、显示面板及显示装置，该移位寄存器包括输入模块、复位模块、上拉模块、第一节点下拉模块、第二节点下拉模块，输出控制模块，以及输出降噪模块；输入模块用于拉高第一节点的电位；复位模块用于拉低第一节点的电位；上拉模块用于拉高第二节点的电位；第一节点下拉模块用于拉低第一节点的电位；第二节点下拉模块用于拉低第二节点的电位；输出控制模块控制扫描信号输出端输出第二时钟信号端的信号或将低电平信号端与第三节点导通，这样实现了移位寄存器在对应时间段输出扫描信号的功能，同时，输出降噪模块将第三节点的信号进行滤波降噪后输出到扫描信号输出端，从而降低输出到扫描信号输出端的信号噪声。

【技术实现步骤摘要】
一种移位寄存器、栅极驱动电路、显示面板及显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器、栅极驱动电路、显示面板及显示装置。
技术介绍
目前，随着液晶显示技术的发展，液晶面板业竞争越来越激烈，降低液晶显示面板的生产成本成为面板商提高竞争力的首选方案，而为了降低显示面板的生产成本，一般地，相关
的技术人员利用显示面板的边缘搭建栅极驱动电路，栅极驱动电路包括多个移位寄存器，每个移位寄存器对应一条栅线，多个移位寄存器采用串联设置，相邻两个移位寄存器之间有逐级传递的触发信号，每个移位寄存器接收到触发信号后，向对应栅线输出栅线扫描信号，并把触发信号输送给下一级单元电路以实现栅极驱动的功能，这样的设计可以省去在显示面板的边框区域单独设置栅极驱动芯片，有利于实现显示面板的窄边框设计，同时降低了相关产品的生产成本，提高了显示产品的市场竞争力。一般地，现有的移位寄存器的电路结构，如图1所示，其对应的输入输出时序图，如图2所示，从图2可以看出，移位寄存器在正常开启工作时，第一节点PU的电位在第一时间段被拉高，在第二阶段被继续拉高，进而控制开关晶体管T7开启，使得扫描信号输出端对应输出扫描信号，然而由于第一节点PU输出的电压信号有噪声(如图2中标注的区域A所示)，且第一节点PU在第一次被拉高时产生的信号的电位较高，通过电容C1的充放电过程，易造成扫描信号输出端输出的扫描信号有较大噪声(如图2中标注的区域B所示)，进而造成移位寄存器电路功耗较大，降低了显示面板的良率。因此，如何降低移位寄存器输出的扫描信号的噪声，降低功耗，从而提高显示面板的良率，是本领域技术人员亟需解决的技术问题。
技术实现思路
本专利技术实施例提供了一种移位寄存器、栅极驱动电路、显示面板及显示装置，用以解决现有技术中存在的移位寄存器输出的扫描信号的噪声较大，功耗较大的问题。本专利技术实施例提供了一种移位寄存器，包括：输入模块、复位模块、上拉模块、第一节点下拉模块、第二节点下拉模块、输出控制模块，以及输出降噪模块；其中，所述输入模块的输入端与第一参考信号端相连，控制端与信号输入端相连，输出端与第一节点相连，所述输入模块用于在所述信号输入端的控制下拉高所述第一节点的电位；所述复位模块的输入端与第二参考信号端相连，控制端与复位信号端相连，输出端与所述第一节点相连，所述复位模块用于在所述复位信号端的控制下拉低所述第一节点的电位；所述上拉模块的输入端和控制端分别与第一时钟信号端相连，输出端与第二节点相连，所述上拉模块用于在所述第一时钟信号端的控制下拉高所述第二节点的电位；所述第一节点下拉模块的输入端与低电平信号端相连，控制端与所述第二节点相连，输出端与所述第一节点相连，所述第一节点下拉模块用于在所述第二节点的控制下拉低所述第一节点的电位；所述第二节点下拉模块的输入端与低电平信号端相连，第一控制端与所述第一节点相连，第二控制端与扫描信号输出端相连，输出端与所述第二节点相连，所述第二节点下拉模块用于在所述第一节点和所述扫描信号输出端的控制下拉低所述第二节点的电位；所述输出控制模块连接于所述低电平信号端、第二时钟信号端相连、所述第一节点、所述第二节点、第三节点和所述扫描信号输出端之间，所述输出控制模块用于在所述第一节点的控制下控制所述扫描信号输出端输出所述第二时钟信号端的信号，以及在所述第二节点的控制下将所述低电平信号端与所述第三节点导通；所述输出降噪模块的输入端与所述第三节点相连，控制端与高电平信号端相连，输出端与所述扫描信号输出端相连，所述输出降噪模块用于将所述第三节点的信号进行滤波降噪后传输到所述扫描信号输出端。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述输出降噪模块，具体包括：第一开关晶体管；所述第一开关晶体管的栅极与所述高电平信号端相连，源极与所述第三节点相连，漏极与所述扫描信号输出端相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述输出控制模块，具体包括：第一输出控制模块和第二输出控制模块；其中，所述第一输出控制模块连接于所述第一节点、所述第三节点、所述第二时钟信号端，以及所述扫描信号输出端之间，所述第一输出控制模块用于在所述第一节点的控制下，控制所述扫描信号输出端输出所述第二时钟信号端的信号；所述第二输出控制模块连接于所述低电平信号端、所述第三节点和所述第二节点之间，所述第二输出控制模块用于在所述第二节点的控制下，将所述低电平信号端与所述第三节点导通。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一输出控制模块，具体包括：第二开关晶体管和第一电容；其中，所述第二开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述扫描信号输出端相连；所述第一电容连接于所述第一节点与所述第三节点之间。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二输出控制模块，具体包括：第三开关晶体管和第二电容；其中，所述第三开关晶体管的栅极与所述第二节点相连，源极与所述低电平信号端相连，漏极与所述第三节点相连；所述第二电容连接于所述第二节点和所述低电平信号端之间。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二节点下拉模块，具体包括：第一下拉模块和第二下拉模块；其中，所述第一下拉模块的输入端与所述低电平信号端相连，控制端与所述第一节点相连，输出端与所述第二节点相连，所述第一下拉模块用于在所述第一节点的控制下拉低所述第二节点的电位；所述第二下拉模块的输入端与所述低电平信号端相连，控制端与所述扫描信号输出端相连，输出端与所述第二节点相连，所述第二下拉模块用于在所述扫描信号输出端输出扫描信号时进一步拉低所述第二节点的电位。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一下拉模块，具体包括：第四开关晶体管；所述第四开关晶体管的栅极与所述第一节点相连，源极与所述低电平信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二下拉模块，具体包括：第五开关晶体管；所述第五开关晶体管的栅极与所述扫描信号输出端相连，源极与所述低电平信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述输入模块，具体包括：第六开关晶体管；所述第六开关晶体管的栅极与所述信号输入端相连，源极与所述第一参考信号端相连，漏极与所述一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述复位模块，具体包括：第七开关晶体管；所述第七开关晶体管的栅极与所述复位信号端相连，源极与所述第二参考信号端相连，漏极与所述一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一节点下拉模块，具体包括：第八开关晶体管；所述第八开关晶体管的栅极与所述第二节点相连，源极与所述低电平信号端相连，漏极与所述一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述上拉模块，具体包括：第九开关晶体管；所述第九开关晶体管的栅极和源极分别与所述第一时钟信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，还包括：传输模本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：输入模块、复位模块、上拉模块、第一节点下拉模块、第二节点下拉模块、输出控制模块，以及输出降噪模块；其中，所述输入模块的输入端与第一参考信号端相连，控制端与信号输入端相连，输出端与第一节点相连，所述输入模块用于在所述信号输入端的控制下拉高所述第一节点的电位；所述复位模块的输入端与第二参考信号端相连，控制端与复位信号端相连，输出端与所述第一节点相连，所述复位模块用于在所述复位信号端的控制下拉低所述第一节点的电位；所述上拉模块的输入端和控制端分别与第一时钟信号端相连，输出端与第二节点相连，所述上拉模块用于在所述第一时钟信号端的控制下拉高所述第二节点的电位；所述第一节点下拉模块的输入端与低电平信号端相连，控制端与所述第二节点相连，输出端与所述第一节点相连，所述第一节点下拉模块用于在所述第二节点的控制下拉低所述第一节点的电位；所述第二节点下拉模块的输入端与低电平信号端相连，第一控制端与所述第一节点相连，第二控制端与扫描信号输出端相连，输出端与所述第二节点相连，所述第二节点下拉模块用于在所述第一节点和所述扫描信号输出端的控制下拉低所述第二节点的电位；所述输出控制模块连接于所述低电平信号端、第二时钟信号端相连、所述第一节点、所述第二节点、第三节点和所述扫描信号输出端之间，所述输出控制模块用于在所述第一节点的控制下控制所述扫描信号输出端输出所述第二时钟信号端的信号，以及在所述第二节点的控制下将所述低电平信号端与所述第三节点导通；所述输出降噪模块的输入端与所述第三节点相连，控制端与高电平信号端相连，输出端与所述扫描信号输出端相连，所述输出降噪模块用于将所述第三节点的信号进行滤波降噪后输出到所述扫描信号输出端。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入模块、复位模块、上拉模块、第一节点下拉模块、第二节点下拉模块、输出控制模块，以及输出降噪模块；其中，所述输入模块的输入端与第一参考信号端相连，控制端与信号输入端相连，输出端与第一节点相连，所述输入模块用于在所述信号输入端的控制下拉高所述第一节点的电位；所述复位模块的输入端与第二参考信号端相连，控制端与复位信号端相连，输出端与所述第一节点相连，所述复位模块用于在所述复位信号端的控制下拉低所述第一节点的电位；所述上拉模块的输入端和控制端分别与第一时钟信号端相连，输出端与第二节点相连，所述上拉模块用于在所述第一时钟信号端的控制下拉高所述第二节点的电位；所述第一节点下拉模块的输入端与低电平信号端相连，控制端与所述第二节点相连，输出端与所述第一节点相连，所述第一节点下拉模块用于在所述第二节点的控制下拉低所述第一节点的电位；所述第二节点下拉模块的输入端与低电平信号端相连，第一控制端与所述第一节点相连，第二控制端与扫描信号输出端相连，输出端与所述第二节点相连，所述第二节点下拉模块用于在所述第一节点和所述扫描信号输出端的控制下拉低所述第二节点的电位；所述输出控制模块连接于所述低电平信号端、第二时钟信号端、所述第一节点、所述第二节点、第三节点和所述扫描信号输出端之间，所述输出控制模块用于在所述第一节点的控制下控制所述扫描信号输出端输出所述第二时钟信号端的信号，以及在所述第二节点的控制下将所述低电平信号端与所述第三节点导通；所述输出降噪模块的输入端与所述第三节点相连，控制端与高电平信号端相连，输出端与所述扫描信号输出端相连，所述输出降噪模块用于将所述第三节点的信号进行滤波降噪后输出到所述扫描信号输出端。2.如权利要求1所述的移位寄存器，其特征在于，所述输出降噪模块，具体包括：第一开关晶体管；所述第一开关晶体管的栅极与所述高电平信号端相连，源极与所述第三节点相连，漏极与所述扫描信号输出端相连。3.如权利要求1所述的移位寄存器，其特征在于，所述输出控制模块，具体包括：第一输出控制模块和第二输出控制模块；其中，所述第一输出控制模块连接于所述第一节点、所述第三节点、所述第二时钟信号端，以及所述扫描信号输出端之间，所述第一输出控制模块用于在所述第一节点的控制下，控制所述扫描信号输出端输出所述第二时钟信号端的信号；所述第二输出控制模块连接于所述低电平信号端、所述第三节点和所述第二节点之间，所述第二输出控制模块用于在所述第二节点的控制下，将所述低电平信号端与所述第三节点导通。4.如权利要求3所述的移位寄存器，其特征在于，所述第一输出控制模块，具体包括：第二开关晶体管和第一电容；其中，所述第二开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述扫描信号输出端相连；所述第一电容连接于所述第一节点与所述第三节点之间。5.如权利要求3所述的移位寄存器，其特征在于，所述第二输出控制模块，具体包括：第三开关晶体管和第二电容；其中，所述第三开关晶体管的栅极与所述第二节点相连，源极与所述低电平信号端相连，漏极与所述第三节点相连；所述第二电容连接于所述第二节点和所述低电平信号端之间。6.如权利要求1所述的移位寄存器，其特征在于，所述第二节点下拉模块，具体包括：第一下拉模块和第二下拉模块；其中，所述第一下拉模块...

【专利技术属性】
技术研发人员：黄飞，张毅，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11