NOR型存储器电路及操作方法技术

本发明专利技术公开了一种NOR型存储器电路，该电路改进了传统的每一存储单元需使用一存储管配合一选择管的结构，使用两存储单元共用一选择管的结构，没存储2位数据即可节省一个选择管，简化电路结构，缩小了存储器芯片的面积。本发明专利技术还公开了所述NOR型存储器电路的操作方法。

【技术实现步骤摘要】

本专利技术涉及半导体器件设计领域，特别是指一种NOR型存储器电路，本专利技术还涉及所述NOR型存储器电路的操作方法。
技术介绍
NOR结构的存储器通常采用两管结构，即每个存储单元由两只晶体管组成，一只存储管及一只选择管，能存储1位数据，存储2位数据则需要4只晶体管。其电路结构如图1所示，存储管与选择管串联连接，同一列的存储单元共用源线SL和位线BL（图中为存储单元1列的源线SL1和位线BL1），存储管1和存储管2的栅极分别对应于存储管字线WLM1、WLM2，选择管1和选择管2的栅极分别对应于选择管字线WL1、WL2。上述存储器存储单元结构的操作方法如表1及表2所示，分别是对存储管1和存储管2的操作：对存储管1操作BL1WLM1SL1WL1WLM2擦除VH0floating0VH写入“0”状态VLVHfloating0VL写入“1”状态0VHfloating0VL读取Vd0000表1对存储管2操作BL1WLM1WL1SL2WLM2擦除VHVH0floating0写入“0”状态VLVL0floatingVH写入“1”状态0VL0floatingVH读取Vd0000表2表中的VH表示可对存储管进行隧穿操作的高电压，电压范围在7～20V；VL是低电平，是写入数据0时的保护电压，此电压下不发生隧穿，电压范围为高电平VH的0.25～0.7倍；电源电压Vd为1.8V，或3.3V，或5V。源线端（SL1、SL2）在进行某些操作时为悬空态（floating）。
技术实现思路
本专利技术所要解决的技术问题是提供一种NOR型存储器电路，本专利技术还要解决的另一技术问题是提供所述NOR型存储器电路的操作方法。为解决上述问题，本专利技术所述的NOR型存储器电路，其存储单元由3个晶体管组成，包含第一、第二存储管和一个选择管，所述第一、第二存储管的漏端接位线，其源端分别连接所述选择管的源、漏端；所述第一、第二存储管的栅极分别引出为第一、第二存储管字线，所述选择管的栅极引出为选择管字线；所述存储管的源端还分别引出存储单元的第一、第二源线端。进一步地，所述的存储管是使用浮栅结构的晶体管，或者是ONO结构的晶体管。本专利技术所述的NOR型存储器电路的操作方法，所述存储管是存储0或者1两种状态，分别对应于存储管的关断或者开启，或者是开启与关断；存储单元的操作分为擦除、编程及读取三种，擦除是使存储管处于0状态，编程是对存储管进行数据写入，写入数据包括0或1两种状态，读取是根据存储管的关断或开启来对存储管进行数据读取，VH表示高电平，VL表示低电平，Vd是系统电源电压；所述操作方法，包括对一存储单元中的两个存储管和一个选择管：对第一存储管的操作：擦除时：位线为高电平VH，第一存储管字线为地电位，第一源线为悬空态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为高电平VH；写入数据0时：位线为低电压VL，第一存储管字线为高电平VH，第一源线为悬空态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为低电平VL；写入数据1时：位线为地电位，第一存储管字线为高电平VH，第一源线为悬空态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为低电平VL；读取数据时：位线为电源电压Vd，第一存储管字线为地电位，第一源线为地电位，选择管字线为地电位，第二源线为悬空态，第二存储管字线为地电位；对第二存储管的操作：擦除时：位线为高电平VH，第一存储管字线为高电平VH，第一源线为悬空态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为地电位；写入数据0时：位线为低电平VL，第一存储管字线为低电平VL，第一源线为悬空态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为高电平VH；写入数据1时：位线为地电位，第一存储管字线为低电平VL，第一源线为悬空态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为高电平VH；读取数据时：位线为电源电压Vd，第一存储管字线为地电位，第一源线为悬空态，选择管字线为地电位，第二源线为地电位，第二存储管字线为地电位。进一步地，所述高电平VH是对存储管能进行隧穿操作的高电压，电压范围在7～20V；低电平VL是写入数据0时的保护电压，此电压下不发生隧穿，电压范围为高电平VH的0.25～0.7倍；电源电压Vd为1.8V，或3.3V，或5V。本专利技术所述的NOR型存储器电路及操作方法，每两个存储管共用一只选择管，使得每存储2位数据就能节省一只晶体管，在获得相同的存储容量下能有效节省芯片面积。附图说明图1是传统的NOR型2管存储单元的电路结构示意图。图2是本专利技术共用选择管的存储单元电路结构示意图。具体实施方式本专利技术所述的一种NOR型存储器电路，如图2所示，其存储单元由3个晶体管组成，包含存储管1、存储管2和一个选择管1，所述存储管1、存储管2的漏端接位线，其源端分别连接所述选择管1的源、漏端；所述存储管1、存储管2的栅极分别引出为存储管字线WLM1、WLM2，所述选择管1的栅极引出为选择管字线WL1；所述存储管1、存储管2的源端还分别引出存储单元的源线端SL1、SL2。上述的电路结构，存储管1和存储管2共用一个选择管1，先比传统的2管结构，每存储2位数据即可节省一只晶体管。以0.13微米的工艺为例，使用2管结构的存储单元面积为0.35左右，采用本专利技术的结构，存储面积缩小至0.28左右，节省了约20%的面积。所述的存储管可以使用浮栅结构的晶体管，或者是ONO（氧化硅/氮化硅/氧化硅）结构的晶体管。本专利技术所述的NOR型存储器电路的操作方法，所述存储管是存储0或者1两种状态，分别对应于存储管的关断或者开启，或者是开启与关断；存储单元的操作分为擦除、编程及读取三种，擦除是使存储管处于0状态，编程是对存储管进行数据写入，写入数据包括0或1两种状态，读取是根据存储管的关断或开启来对存储管进行数据读取，VH表示高电平，VL表示低电平，Vd是系统电源电压；所述操作方法，针对一本文档来自技高网...

【技术保护点】
一种NOR型存储器电路，其特征在于：存储单元由3个晶体管组成，包含第一、第二存储管和一个选择管，所述第一、第二存储管的漏端接位线，其源端分别连接所述选择管的源、漏端；所述第一、第二存储管的栅极分别引出为第一、第二存储管字线，所述选择管的栅极引出为选择管字线；所述存储管的源端还分别引出存储单元的第一、第二源线端。

【技术特征摘要】
1.一种NOR型存储器电路，其特征在于：存储单元由3个晶体管组成，包含第一、
第二存储管和一个选择管，所述第一、第二存储管的漏端接位线，其源端分别连接所述
选择管的源、漏端；所述第一、第二存储管的栅极分别引出为第一、第二存储管字线，
所述选择管的栅极引出为选择管字线；所述存储管的源端还分别引出存储单元的第一、
第二源线端。
2.如权利要求1所述的NOR型存储器电路，其特征在于：所述的存储管是使用浮栅
结构的晶体管，或者是ONO结构的晶体管。
3.如权利要求1所述的NOR型存储器电路的操作方法，所述存储管是存储0或者1
两种状态，分别对应于存储管的关断或者开启，或者是开启与关断；存储单元的操作分
为擦除、编程及读取三种，擦除是使存储管处于0状态，编程是对存储管进行数据写入，
写入数据包括0或1两种状态，读取是根据存储管的关断或开启来对存储管进行数据读
取，VH表示高电平，VL表示低电平，Vd是系统电源电压；所述操作方法，对一存储单
元中的两个存储管和一个选择管，其特征在于：
对第一存储管的操作：
擦除时：位线为高电平VH，第一存储管字线为地电位，第一源线为悬空态，选择管
字线为地电位，第二源线为悬空态，第二存储管字线为高电平VH；
写入数据0时：位线为低电压VL，第一存储管字线为高电平VH，第一源线为悬空
态，选择管字线为地电位，第二源线为悬空态，第二存储管字线为低电平...

【专利技术属性】
技术研发人员：张可钢，陈华伦，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31