一种FS-IGBT的制备方法技术

本发明专利技术提供一种FS-IGBT的制备方法，用以解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。选取轻掺杂N型FZ硅作为第一硅片、和重掺杂N型或P型的CZ硅或FZ硅作为第二硅片，首先在第一硅片的背面制作FS-IGBT的N型FS层，再沉积一层氧化层；然后键合第一、二硅片，减薄原第一硅片厚度后制作正面结构，再减薄第二硅片厚度后刻蚀、通过沟槽制备P型透明集电区，最后淀积金属、化学机械抛光形成集电极；即制备得FS-IGBT。

【技术实现步骤摘要】
一种FS-IGBT的制备方法
本专利技术属于功率半导体器件
，涉及绝缘栅双极型晶体管(IGBT)，具体涉及场截止型绝缘栅双极型晶体管(FS-IGBT)的制备方法。
技术介绍
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件，它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的专利技术和应用对电力电子系统性能的提升起到了极为重要的作用，自上世纪90年代以来，经过器件结构和制备工艺的不断发展，商业量产的IGBT器件及其模块已涵盖电压从370V至6500V，电流从2A至4000A的应用范围。从器件漂移区结构及其制备方法上讲，IGBT经历了从PT(穿通型)到NPT(非穿通型)再到FS(场截止型)的发展。第一代PT型结构元胞如图1所示，采用P+型CZ单晶硅片作为衬底，通过在P+型CZ硅片上依次外延N型buffer层和N-漂移区，然后在N-漂移区上制备MOS结构而成。该结构阻断时器件漂移区电场呈现类梯形分布，在一定的耐压下器件的N-漂移区厚度较薄，正向导通压降小；但由于作为集电区的P+衬底掺杂浓度高，厚度大，导致集电极发射效率过大，关断时间长，电流拖尾现象明显，致使关断损耗很大，难以满足高速应用的要求。因此，通常PT型IGBT需要采用载流子寿命控制技术以减小载流子寿命，从而减小关断时间和关断损耗，但采用该方法后PT型IGBT器件的正向导通压降呈现负温度系数，不利于并联使用。对于PT型IGBT结构，由于是在较厚的P+衬底上外延N型buffer层和N-漂移区，因此可获得薄的N-漂移区厚度，容易制备中低压的IGBT器件。为了改善IGBT器件的性能，在PT型IGBT的基础上业界提出了NPT型IGBT结构，元胞如图2所示。NPT型结构不再使用P+型衬底上外延N-层的工艺，而是直接使用N-型的FZ硅片，利用N-型FZ衬底材料作为漂移区，在N-型漂移区正面制备MOS结构，并通过背面离子注入并退火的方式形成P型集电区。对于NPT型IGBT结构，由于通过采用透明阳极(集电极)技术，降低了背面P型集电区的浓度和厚度，大大减小了集电极发射效率，改善了关断损耗大的问题，通过避免使用载流子寿命控制等技术，NPT型IGBT的正向导通压降为正温度系数，使大电流并联应用成为可能。但由于阻断时，NPT型结构电场的三角形分布，在一定的耐压下漂移区过长，导致导通电阻和关断损耗较大，仍难以满足高速应用的要求。为了进一步改善IGBT器件的性能，结合PT型与NPT型IGBT的优点，业界提出了FS(场截止)型IGBT结构，元胞如图3所示。FS-IGBT直接使用N-型FZ硅片，利用N-型FZ衬底材料作为漂移区，在N-型漂移区正面制备MOS结构，并通过在P型透明集电区形成之前采用扩散或离子注入工艺引入N型FS层，从而使漂移区电场在阻断时呈现类梯形分布，在一定的耐压下大大缩短了器件的漂移区厚度，降低了正向导通压降；同时通过采用透明阳极(集电极)技术，保证了导通压降的正温度特性。此外，由于FS-IGBT的P型集电区厚度小，浓度低，因此发射效率低，其拖尾电流很小，开关损耗远低于NPT型和PT型结构，成为高速低损耗应用的主流器件。然而，对于中低压的FS-IGBT，如击穿电压为600V的FS-IGBT，其芯片厚度通常小于70um，而击穿电压400V的FS-IGBT，其芯片厚度仅40um。无论是采用先做正面工艺(包括正面MOS结构和终端结构)，背部减薄后背注的方式来引入FS层和P型集电区，还是先做背面工艺(包括FS层和P型集电区)，然后减薄后做正面工艺的方法，制备如此薄的芯片，制备工艺复杂、难度大，需要非常昂贵和精密的加工设备，并且硅片太薄容易导致硅片的变形、翘曲和碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现商业化生产，并且晶圆尺寸的限制使得器件的制备难以应用与大晶圆尺寸对应的先进工艺技术。此外，薄的芯片厚度也为硅片的划片和芯片的封装等带来巨大的技术挑战，增加工艺复杂性和难度，导致与晶圆制备类似的问题，即芯片太薄容易开裂、碎片，良品率低、成本高，难以实现商业化生产等。对于中低压的PT型IGBT器件，虽然P+型单晶衬底的电阻率很小，但为了进一步降低厚的P+型衬底电阻对器件特性的影响，JunZeng提出通过背部刻槽并填充导电材料的制备方式，获得如图4所示的元胞结构(J.Zeng,SemiconductorDevicesHavingReducedEffectiveSubstrateResistivityandAssociatedMethods,USpatent#6104062,#7098108)。该结构利用高电导率和热导率的金属等材料以降低P+型衬底的导通电阻及热阻，但该结构仍为PT型结构，P+型衬底的掺杂浓度很高，并且P+型衬底较厚，特别是在没有背部刻槽填充的位置，对于该IGBT器件集电极注入效率高，仍需要采用载流子寿命控制等技术以获得低的开关损耗，正向导通压降呈负温度系数，因此不适用于FS-IGBT的制备。针对中低压FS-IGBT制备的困难，本专利技术提出一种制备方法以实现在较厚的硅片上制备FS-IGBT。
技术实现思路
本专利技术的目的在于提出一种在厚硅片上制备FS-IGBT的方法，用以解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。本专利技术的技术方案是：一种FS-IGBT的制备方法，包括以下步骤：第一步：选取两片单晶硅片作为第一硅片和第二硅片，其中，第一硅片是厚度300～500微米的轻掺杂N型FZ硅，掺杂浓度为1013～1014个/cm3，用以形成FS-IGBT的漂移区；第二硅片是厚度为300～500微米的采用重掺杂N型或P型的CZ硅或FZ硅，掺杂浓度为1019-1020个/cm3，用以形成FS-IGBT的背部N+或P+区；第二步：在第一硅片的背面通过离子注入N型杂质并退火制作FS-IGBT的N型FS层，形成的FS层的厚度为2～5微米，离子注入能量为40keV～500keV，注入剂量为1013～1014个/cm2，退火温度为1150-1200℃，退火时间为60～300分钟；第三步：在第一硅片的背面再通过氧化或淀积工艺形成一层厚度为0.1～1微米的氧化层；第四步：采用键合技术将第一硅片背面与第二硅片正面键合在一起形成第三硅片，键合温度为300～1100℃，通过键合技术形成的第三硅片的第一硅片一侧为正面，第二硅片一侧为背面，即第一硅片正面为第三硅片正面，第二硅片背面为第三硅片背面；第五步：减薄第三硅片正面至正面的原第一硅片厚度为30～80微米，即减薄漂移区；第六步：通过多次光刻、氧化、离子注入、退火、淀积工艺在经减薄的第三硅片正面制作FS-IGBT的正面结构，包括元胞MOS结构和终端结构等，其中，P型体区和终端场限环的结深为2～3微米，离子注入能量为40keV～120keV本文档来自技高网...

【技术保护点】
一种FS‑IGBT的制备方法，包括以下步骤：第一步：选取两片单晶硅片作为第一硅片和第二硅片，其中，第一硅片是厚度为300～500微米的轻掺杂N型FZ硅，掺杂浓度为1013～1014个/cm3，用以形成FS‑IGBT的漂移区；第二硅片是厚度为300～500微米的采用重掺杂的N型或P型的CZ硅或FZ硅，掺杂浓度为1019‑1020个/cm3，用以形成FS‑IGBT的背部N+或P+区；第二步：在第一硅片的背面通过离子注入N型杂质并退火制作FS‑IGBT的N型FS层，形成的FS层的厚度为2～5微米，离子注入能量为40keV～500keV，注入剂量为1013～1014个/cm2，退火温度为1150‑1200℃，退火时间为60～300分钟；第三步：在第一硅片的背面再通过氧化或淀积工艺形成一层厚度为0.1～1微米的氧化层；第四步：采用键合技术将第一硅片背面与第二硅片正面键合在一起形成第三硅片，键合温度为300～1100℃，通过键合技术形成的第三硅片的第一硅片一侧为正面，第二硅片一侧为背面；第五步：减薄第三硅片正面至原第一硅片厚度为30～80微米，即减薄漂移区；第六步：通过光刻、氧化、离子注入、退火、淀积工艺在经减薄的第三硅片正面制作FS‑IGBT的正面结构，包括元胞MOS结构和终端结构，其中，P型体区和终端场限环的结深为2～3微米，离子注入能量为40keV～120keV，注入剂量为1013～1014个/cm2，退火温度为1100～1150C，退火时间为30～150分钟；第七步：减薄第三硅片背面至原第二硅片厚度为50～100微米，即减薄背部N+或P+区；第八步：光刻和刻蚀，在经减薄的第三硅片背面刻槽至氧化层，并继续刻槽至N型FS层；第九步：通过第三硅片背面的沟槽，在N型FS层上沟槽对应位置离子注入P型杂质并退火制备FS‑IGBT的P型透明集电区，形成的P型透明集电区的厚度为0.3～1微米，离子注入能量为30keV～80keV，注入剂量为1013～1014个/cm2，退火温度为400‑500℃，退火时间为30～60分钟；第十步：淀积金属，填充沟槽并覆盖第三硅片整个背面N+或P+区至厚度为2～4微米；第十一步：化学机械抛光平坦化第三硅片背面淀积的金属，形成集电极；即制备得FS‑IGBT。...

【技术特征摘要】
1.一种FS-IGBT的制备方法，包括以下步骤：第一步：选取两片单晶硅片作为第一硅片和第二硅片，其中，第一硅片是厚度为300～500微米的轻掺杂N型FZ硅，掺杂浓度为1013～1014个/cm3，用以形成FS-IGBT的漂移区；第二硅片是厚度为300～500微米的采用重掺杂的N型或P型的CZ硅或FZ硅，掺杂浓度为1019-1020个/cm3，用以形成FS-IGBT的背部N+或P+区；第二步：在第一硅片的背面通过离子注入N型杂质并退火制作FS-IGBT的N型FS层，形成的FS层的厚度为2～5微米，离子注入能量为40keV～500keV，注入剂量为1013～1014个/cm2，退火温度为1150-1200℃，退火时间为60～300分钟；第三步：在第一硅片的背面再通过氧化或淀积工艺形成一层厚度为0.1～1微米的氧化层；第四步：采用键合技术将第一硅片背面与第二硅片正面键合在一起形成第三硅片，键合温度为300～1100℃，通过键合技术形成的第三硅片的第一硅片一侧为正面，第二硅片一侧为背面；第五步：减薄第三硅片正面至原第一硅片厚度为30～80微米，即减薄漂移区；第六步：通过光刻、氧化、离子注入、退火、淀积工艺在经减薄的第三硅片正面制作FS-IGBT的正面结构，包括元胞MOS结构和终端结构，其中，P型体区和终端场限环的结深为2～3微米，离子注入能量为40keV～120keV，注入剂量为1013～1014个/cm2，退火温度为1100～1150C，退火时间为30～150分钟；第七步：减薄第三硅片背面至原第二硅片厚度为50～100微米，即减薄背部N+或P+区；第八步：光刻和刻蚀，在经减薄的第三硅片背面...

【专利技术属性】
技术研发人员：张金平，陈钱，刘永，郭绪阳，朱章丹，李泽宏，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51